[理学]微机原理第二章课件.ppt

1、CPU子系统存储器子系统输入/输出子系统输入设备存储器运算器控制器输出设备1.由运算器、控制器、存储器、输入设备和输出设备五大部分组成；2.数据和程序以二进制代码形式无区别存放；3.控制器根据存放在存储器中的程序来工作（串行执行，指令驱动）。u 冯冯诺依曼体系特征诺依曼体系特征l CPU指令集指令类型、格式、寻址方式，RISC或CISC策略l 存储器系统分级实现系统需求（寄存器、高速缓存、主存、辅存）l 运算器+控制器+寄存器=CPUl 总线结构l 并行处理技术u对冯对冯诺依曼体系的改进诺依曼体系的改进体系结构中各部件的功能及互联 MPURAMROMI/OI/O接口外设ABDBCB 微处理器M

2、PU包含运算器和控制器，是微机系统的核心部件。称为中央处理单元(CPU)存储器用来存放数据和程序；分为只读存储器ROM(Read Only Memory)和随机存取存储器RAM(Random Access Memory)输入输出接口又称为I/O接口(Input/Output interface)，是微机系统与外部设备交换信息的电路和通道。传统意义的三总线，看成CPU引脚的延伸u 总线结构总线结构MPURAMROMI/OI/O接口外设ABDBCB 1 总线是计算机中各类公共信号线的集合，是计算机系统中各部分联络的规范通道。2 传统意义观点，组成微机系统的各部分通过地址总线AB、数据总线DB和控制

3、总线CB联系在一起。l 数据总钱DB（Data Bus）用来传输数据信息，是双向总线，CPU既可通过DB从内存或输入设备读入数据，又可通过DB将内部数据送至内存或输出设备。l 地址总线AB（Address Bus）用于传送CPU发出的地址信息，是单向总线。目的是指明与CPU交换信息的内存单元或I/O设备。l 控制总线CB（Control Bus）用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存和外设发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每一根线的方向是一定的、单向的，但作为一个整体则是双向的，所以在各种结构框图中，凡涉及到控制总线CB，均以双向线表示。MP

4、UMI/O总线总线单总线MPUI/OM存储器总线存储器总线I/O总线总线双总线MPU局部局部I/O局部局部M缓冲器缓冲器总线控总线控制逻辑制逻辑 全局全局 全局全局MI/ODMA控制器控制器双重总线局部总线全局总线控制器控制器:指令译码译码(根据指令要求产生对应控制电平)和确定操作时序操作时序(这些控制电平在什么时刻产生?维持多长时间)指令控制控制电平电平时序发时序发生器生器译码逻辑控制信号时钟时钟周期时钟周期计算机系统中最小计时单位，由系统时钟确定指令周期指令周期执行一条指令的时间，包括取指令+译码+执行工作周期工作周期指令执行分成几个阶段，每个阶段的时间指令地指令地址计算址计算取指令取指令

5、指令指令译码译码计算操作计算操作数地址数地址取操作数取操作数运算运算计算操作计算操作数地址数地址存操作数存操作数暂存器暂存器ALU状态标志寄存器状态标志寄存器寄存器组ALU bus寄存器组、暂存器为ALU提供操作数和结果存放ALU(Arithmetic Logic Unit 算数逻辑单元)完成基本算数、逻辑运算状态标志寄存器 根据运算结果设置状态标志运算器运算器整个CPU内部各单元用片内总线互连l 内存单元与地址计算机的内存储器是由若干内存单元组成的，每个内存单元存放一个字节的二进制信息。内存单元的总数目叫内存容量；计算机中每个内存单元有惟一的地址地址，CPU通过地址对指定单元的数据进行访问（

6、读写）；内存容量的大小由CPU的寻址空间决定。寻址空间寻址空间=2n。(n=表示地址的二进制位数)562A9B150B50 x2000 x2010 x2020 x2030 x2040 x2050 x206地址内存单元l 1Byte数据的存放格式 小端存储：高字节放高地址；大端存储：高字节放低地址信息按字长访问，在存储器中按整数边界存储信息长度整数边界8位（字节）xxxxx16位（半字）xxxx032位（单字）xxx0064位（双字）xx000122334558字节123458字节半导体存储器随机存储器随机存储器RAM只读存储器只读存储器ROM双极型MOS型掩膜ROM一次性编程PROMSRAM（

7、静态）DRAM（动态）可擦除EPROM紫外光擦除UVEPROM电可擦除EEPROMl 存储器分类磁介质存储器光介质存储器磁带磁盘磁盘阵列DVD-ROMDVD-RDVD-RW静态存储器基本存储电路1 静态存储器SRAMDVCCT0T1T3T2T4T5字线WD12345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVCCCE2A8A9A11A10I/O7I/O6I/O5I/O4I/O3WEOE1CE6264SRAM引脚A0A12 地址线I/O0I/O7双向数据线片选1CE2片选2写允许读允

8、许1CEOEWRSRAM的基本结构是MOS管触发器。每个触发器存放一位信息。SRAM是静态随机访问存储器（Static Random Access Memory）的简称。SRAM的速度快，接口简单，读写操作简便。但结构比较复杂，位容量小，价格较高。628128128K8A0A16D0D7CSWEOECSWEOE数据线功 能H输出高阻未选中LLHDin写入操作LHLDout读出操作LHH输出高阻无操作（1）A0A16：17位地址线，用于选择片内的某个存储单元。（2）D0D7：双向数据线。（3）为片选信号，低电平表示该芯片被选中。（4）为写使能信号，低电平时数据将被写入SRAM。（5）为输出使能信

9、号，通常用于读操作控制，低电平时数据被从SRAM中读出。CSOEWE2 动态存储器DRAM基本单元存储电路 刷新放大器数据输入输出Dn列选择信号行选择信号TC=在进行读操作时，根据行地址译码使某一条行选择线为高电平，于是该行上所有的基本存储电路中的管子T导通，使连在每一列上的存储体外围刷新放大器读取对应存储电容上的电压值，并将此电压值放大转换至对应的逻辑电平0或l。然后，再重写到存储电容上。列地址译码产生列选择信号，只有被行、列地址选择信号选中的那个单元存储电路才被驱动，从而将数据信息读取到数据线Dn上。刷新是逐行进行的，当某一行选择信号为1时，选中了该行，该行上所连接的各存储单元中的电容信息

10、都被送到各自对应的刷新放大器上，刷新放大器将信息放大后又立即重写到电容C。显然，某一时间段只能刷新某一行，也就是说上述的刷新只能逐行进行。由于刷新时列选择信号总为0，因此，电容上的信息不可能被送到数据总线上。刷新放大器数据输入输出Dn列选择信号行选择信号TC=掩模ROMPROM 出厂熔丝连通，输出“1”，编程时将需要写“0”位的熔丝烧断。EPROM位线位线输出字线VCC浮栅管SDppnsiO2浮栅n+n+p控制栅极浮空栅极SD源线位线隧道氧化物FLASH 存储单元注入电荷（写0）VGSVDS0，S=0，D低电位擦除电荷（写1）VGS反向读出 S=0，字线5V逻辑高Gl 存取方式随机存取顺序存取

11、（FIFO）堆栈存取（LIFO）SPSS=1050H堆栈深度入栈出栈B2H10H0 x105000 x105010 x105020 x105030 x105040 x105050 x105060 x1050779H1AH计算机与外设的数据交换通过总线（信息通道）和接口（实现交换的硬件电路），并确保双方同步的条件下进行。主机主机接口接口外设外设总线驱动地址译码控制逻辑数据缓冲器端口状态寄存器端口控制寄存器端口I/O接口电路的典型结构总线DBABCB外设数据信息状态信息控制信息计算机与相连的外围设备进行数据交换的过程称为输入/输出（Input/Output，I/O）I/O的响应时间会影响整个系统的

12、效率改进：将I/O的管理从CPU中分离出来使低速外设不影响高速CPU的工作数据信息状态信息控制信息I/O接口1 程序控制方式程序控制方式无条件控制方式（同步控制）交换双方默认就绪状态，无需确认。查询控制方式交换前先查询对方状态，决定下一步操作。优点：很好地解决双方同步问题；缺点：CPU利用率低。I/O控制方式2 2 中断控制中断控制何谓中断？何谓中断？中断请求中断服中断服务程序务程序CPU现行现行处理流程处理流程中断中断返回返回特点 外部事件(中断源)主动,CPU被动。CPU工作效率提高中断系统的几个概念中断源发出中断请求的来源中断向量中断服务程序入口地址断点响应中断请求时CPU现行程序（下一

13、条）待执行指令的地址中断优先级CPU对中断请求的响应级别现场中断发生时程序的运行状态（主要指CPU寄存器内容和特定状态标志）中断嵌套CPU正在执行中断服务时对更高优先级的中断请求作出响应中断屏蔽CPU对中断请求不予响应中断源管理中断判优中断处理过程屏蔽过滤正在服务优先级中断服务寄存 中断服务程序中断请求IRQnIR0IR1IRn保存断点保留现场由n获取中断向量恢复现场中断返回中断检测请求确认IRQACPURegMemory AMemory B ABDB3 DMA(Direct Memory Access)控制存储单元A的数据单元BDMACDMA请求总线请求实现计算机互联线路介质种类 电缆（双绞

14、线、同轴线），光缆，无线特性 数据传输率（MB/s，Mb/s）带宽，噪声、失真、衰减特性等总线协议（总线参与者必须遵从的规定和约定）逻辑规范 信号有效电平，格式，传输方向定时规范 传输时序，收发同步差错控制 检错和纠错方法机械规范 连接器的物理尺寸与标准总线仲裁 裁决总线使用权MPUMI/O总线总线单总线MPUI/OM存储器总线存储器总线I/O总线总线双总线MPU局部局部I/O局部局部M缓冲器缓冲器总线控总线控制逻辑制逻辑 全局全局 全局全局MI/ODMA控制器控制器双重总线局部总线全局总线微机主板-多级总线结构暂存器暂存器ALU寄存器寄存器控制器控制器片片内内总总线线（主板）（主板）片总线片

15、总线AB CB DB（插槽）（插槽）内总线内总线（系统间连接）外总线（系统间连接）外总线管理系统中多个主设备的总线请求，避免总线冲突管理系统中多个主设备的总线请求，避免总线冲突模块1模块2模块N串行仲裁模块1模块2模块N并行仲裁总线请求BR总线忙BB总线允许BGBRBGBB单位时间总线能传送的最大数据（bit）量)Hz()(bit时钟频率传输周期数总线位宽例 总线位宽16bit，传输需要2个周期，时钟频率33MHz。总线带宽=264Mbps=33MBps提高总线带宽提高时钟频率增加位宽减少传输周期数例 PCI总线位宽32bit，时钟33MHz，带宽=32X33/8=132MB/s总线共享总线共

16、享 充分利用总线带宽ABCD组组合合ABCDA数据包多路多路转换转换ABCDABCD组组合合f1(A)f2(B)多路多路转换转换ABCD共享总线共享总线f3(C)f4(D)TDMFDM分时传送分时传送分频带传送分频带传送ABCD组组合合s1(A)s2(B)多路多路转换转换ABCD共享总线s3(C)s4(D)CDM同步总线时序总线上所有信号之间的时间关系以同一个时钟为参考TCLKABRD/WR*DBCLK上升沿发出地址，下降沿读/写协调总线设备的步骤和配合，协调总线设备的步骤和配合，实现可靠的寻址和数据传输实现可靠的寻址和数据传输电路简单电路简单,传输率高传输率高异步总线时序DBABRD/WR*

17、MasterSlave读写无绝对时间关系，采用握手方式保证数据传输同步 S：知道，开始发送（S线变高）（DB有数据，RD/WR=1 读）S：那就结束了。（S线变低）（DB数据撤销）互锁联系互锁联系,可靠性好可靠性好控制复杂控制复杂,速度降低速度降低 M：准备好接收了（M线变高）M：ok，收到了（M线变低）半同步总线时序共有时钟，可插入等待周期协调主控、受控设备同步TWWAITDBRD/WR*CLKAB写读受控设备提出等待请求，主控设备延长数据保持时间兼有同步总线简洁高速和兼有同步总线简洁高速和异步总线可靠灵活的优点异步总线可靠灵活的优点总线数据传输按位（bit）依时间次序进行现代串行总线特征：

18、差分信号、数据包形式、点对点特点：经济、远距离、低干扰。应用日益广泛l 传输方向发送器接收器接收器发送器接收器发送器发送器接收器发送器接收器ABBBAA单工半双工全双工l 传输速率与距离比特率(bit/s)单位时间传送的二进制位波特率(baud/s)发送到通信线路的电脉冲速率基波传送下，通信线路状态每改变一次送出1位数据，此时波特率=比特率例：按 RS-232C串行总线标准（非平衡传输）传输距离15m（波特率9600bps）；RS-485/422标准（平衡传输）传输距离1219m（波特率100kbps）；USB2.0（平衡传输）传输距离5m（波特率480Mbps）传输速率越高，传输距离越短。当

19、然还与信号驱动方式有关l 差错控制发送方根据发送数据产生效验码，接受方根据收到的数据和效验码来判断传送数据是否正确。常用控制机制有检错重发(ARQ)、前向纠错(FEC)、混合纠错(HEC)。奇偶效验和CRC循环冗余效验是常用检错方法。l 传输时序同步总线：收、发方使用同一个总线时钟异步总线：收、发方使用同各自时钟01100001CLKDATA时钟下降沿发送时钟上升沿接收典型的同步传输时序同步字符 数据1 数据2 数据n CRC字符1 CRC字符2同步数据格式典型的异步传输时序（协议）1 1 0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1 1 1 1 0 1/0 1/0空

20、闲位空闲位 数据位数据位 1 帧帧奇偶校验奇偶校验停止位停止位b0 b1 b2 b3 b4 b5 b6 起始位起始位空闲下一帧比较：同步通信有更严格的时间关系，以数据块为单位传输，速度快、效率高，结构较复杂（需调制时钟）。适合大量数据长距离传输（网络）；异步通信结构简单，以字符为单位传输，需要额外信息保证同步，效率低。适合少量数据短距离传输（点对点）。异步通信的关键在于准确检测起始位的前沿,以及随后的传输同步。通常的作法是，使接收方选取比位时钟频率（波特率）高若干倍的时钟来控制采样时间，比如16倍频、32倍频、64倍频。以16倍频时钟为例，接收方在检测到一个下降沿后开始计数，计数时钟即是接收时

21、钟。计到8个时钟时对输入信号采佯，若仍为低电平，则确认起始位。此后接收方每隔16个时钟对输入线采样一次，直至停止位到来。接收接收方检方检测到测到“低低”8T后后采样采样采采样样b0采采样样b116T16T确认起始位采样停采样停止位止位异步通信错误异步通信错误 效验错，溢出，帧错效验错，溢出，帧错l RS-232C异步通信接口标准美国电子工业协会（Electronic Industry Association，简称EIA）颁布的串行总线标准，支持异步通信协议。RS-232C对信号电平、控制信号定义两方面的内容作了规定。EIA标准规定被驱动电路/终端的电容(包括电缆连接电容)必须小于2500pF，

22、这时电缆最长为50英尺(15.24m)。EIA电平电气规范计算机通信中常用的RS232C信号引脚号符号方向功能3TXD输出发送数据2RXD输入接收数据7RTS输出请求发送8CTS输入清除发送6DSR输入数据通信设备DCE准备好5GND信号地1DCD输入数据载体检测4DTR输出数据终端DTE准备好9RI输入振铃指示几种常用的RS-232C接口连线计算机计算机TXDRXDGNDTXDRXDGNDDTRDSRRTSCTSTXDRXDGNDDTRDSRRTSCTSTXDRXDGNDDTRDSRRTSCTSTXDRXDGNDDTRDSRRTSCTS串行通信接口电路示意总总线线电平转换、电平转换、驱动驱动

23、+15V，-15V接接口口芯芯片片D0D7译码ABD0D7A0A2CSCLKRDWRRESMRIOWIORIRQINTR14881489CTSRIRLSDDSRSINSOUTRTSDTRTXDRTSDTRCTSDSRCFRIRXDDCETTLEIAl RS-485标准采用平衡差分传输技术，提高传输速率和距离最大传输率10Mb/s最长传输距离1200m(90Kb/s)节点 1发32收RODIDIABBADERERODEREUSB(Universal Serial Bus 通用串行总线)，一种PC领域新型接口技术。具有如下特点方便使用电缆和连接器具有唯一的型号、支持PnP、提供内置电源应用范围广支

24、持多连接、支持对多个设备的同时操作、支持127个物理外设，同时支持全速和低速设备（USB1.1最高传输率12Mbps，USB2.0最高传输率480Mbps）使用灵活 稳定可靠 实现费用低廉协议包括差错控制/缺陷发现机制；可热插拔；支持对默认设备的识别l USB 总线总线的拓扑结构（星型结构）HOSTROOT HUBHUBHUBHUBHUBUSB设备USB设备USB设备USB设备USB设备根层第1层第2层第3层第4层USB的物理接口的物理接口4芯接头；线缆最大长度不超过5米，线缆电流小于100mA。差模数据传输，输入端灵敏度不低于200mV；信号线特性阻抗90。USB1.1最高传输率12Mbps（低速外设为1.5Mbps）。VBUSGNDD+D-（1）动态连接和拆除 由集线器报告端口状态的变化，一旦检测到一个连接操作，主机会激活连接这一设备的集线器端口，并使设备复位。（2）地址分配复位设备和激活端口后，主机向该设备分配一个唯一的地址。（3）配置主机从USB设备获取配置信息，从而配置设备功能。通用USB 设备操作（4）数据传输数据可以有4种传输方式 控制传输、批传输、中断传输、等时传输