可编程ASIC应用技术(第二章)课件.ppt

1、2.1 ASIC2.1 ASIC技术基础技术基础 2.2 PLD2.2 PLD的硬件结构的硬件结构 2.3 FPGA2.3 FPGA的硬件结构的硬件结构 第第2 2章章 可编程可编程ASICASIC芯片技术芯片技术 12.1 2.1 ASICASIC技术基础技术基础 2.1.1 ASIC2.1.1 ASIC器件的基本概念器件的基本概念 2.1.2 2.1.2 可编程可编程ASICASIC系统的设计方法系统的设计方法 2.1.3 2.1.3 边界扫描测试技术边界扫描测试技术 22.1.1 ASIC2.1.1 ASIC器件的基本概念器件的基本概念 上世纪上世纪9090年代是年代是ASICASIC时

2、代，是否采用时代，是否采用ASICASIC已成为检验电子产器高技术水平的一个已成为检验电子产器高技术水平的一个重要标志。重要标志。1 1、ASICASIC与可编程与可编程ASICASIC的特点和区别的特点和区别专用集成电路（专用集成电路（Application Specific Integrated Application Specific Integrated CircuitCircuit，ASICASIC）是）是为完成某一专用任务而设计和生为完成某一专用任务而设计和生产的集成电路（产的集成电路（Integrated CircuitIntegrated Circuit，ICIC），以减少），

3、以减少PCBPCB体积、重量、功耗、成本体积、重量、功耗、成本 ，提高速度，增加系统，提高速度，增加系统的可靠性。的可靠性。特点：芯片的功能固定，不能改做他用。特点：芯片的功能固定，不能改做他用。ASICASIC的定义的定义3专用集成电路（专用集成电路（ASICASIC）是针对通用集成电路）是针对通用集成电路（Universal Integrated CircuitUniversal Integrated Circuit，UICUIC）而言而言。常。常见的通用集成电路包括诸如见的通用集成电路包括诸如DSPDSP、ARMARM处理器、各种处理器、各种微处理器、存储器、微处理器、存储器、7474系

4、列芯片、系列芯片、CMOSCMOS等逻辑电路。等逻辑电路。如果要引入新的功能，必须重新设计如果要引入新的功能，必须重新设计ASICASIC，这给需，这给需要修改系统功能的用户带来不便要修改系统功能的用户带来不便。可编程的可编程的ASICASIC将一些对性能要求高、重要的功能模块将一些对性能要求高、重要的功能模块或者需要升级的功能置于可编程的电路层，大大增加或者需要升级的功能置于可编程的电路层，大大增加系统的灵活性，同时保护用户投资。系统的灵活性，同时保护用户投资。ASICASIC的问题的问题4可根据用户特定需要，由用户自己通过编程的方法，可根据用户特定需要，由用户自己通过编程的方法，将集成电路

5、的功能设定为指定的功能。将集成电路的功能设定为指定的功能。特点：特点：可编程可编程ASICASIC的功能是随应用而变的，出厂时的功能是随应用而变的，出厂时芯片的硬件资源是确定，但芯片的功能是不确定的，芯片的硬件资源是确定，但芯片的功能是不确定的，芯片具有用户可编程特性。芯片具有用户可编程特性。当用可编程当用可编程ASICASIC芯片设计的系统量产后，可将简化后芯片设计的系统量产后，可将简化后的可编程的可编程ASICASIC芯片资源和设计的系统固定下来，做成芯片资源和设计的系统固定下来，做成专用集成电路专用集成电路ASICASIC，然后进行量产以进一步降低成本。，然后进行量产以进一步降低成本。所

6、以说，今天的可编程所以说，今天的可编程ASICASIC就是明天的就是明天的ASICASIC。可编程可编程ASICASIC的定义的定义52 2、ASICASIC的分类的分类ASICASIC数字的数字的模拟的模拟的及数及数/模混合模混合可编程可编程ASICASIC数字的数字的模拟的模拟的及数及数/模混合模混合在系统可编程模拟器件可实现功能，包括信号调整在系统可编程模拟器件可实现功能，包括信号调整（对信号进行放大、衰减、滤波）、信号处理（对信（对信号进行放大、衰减、滤波）、信号处理（对信号进行求和、求差、积分运算）、信号转换（把数字号进行求和、求差、积分运算）、信号转换（把数字信号转换成模拟信号）。

7、信号转换成模拟信号）。缺点：模拟可编程缺点：模拟可编程ASICASIC中的模拟信号易受干扰和失真，中的模拟信号易受干扰和失真，故芯片生产和技术提升进展缓慢。故芯片生产和技术提升进展缓慢。6（1 1）全定制）全定制（Full CustomFull Custom）ASICASIC，芯片的各，芯片的各层掩膜都按特定电路功能专门制造；层掩膜都按特定电路功能专门制造；（2 2）半定制）半定制（Semi_CustomSemi_Custom）ASICASIC，芯片的单，芯片的单元电路用预制的门阵列组成，只是芯片最上层金元电路用预制的门阵列组成，只是芯片最上层金属连线（掩膜）是按电路功能专门设计的；属连线（掩

8、膜）是按电路功能专门设计的；（3 3）可编程）可编程ASICASIC，可编程，可编程ASICASIC芯片各层不需芯片各层不需要定制任何掩膜，用户可用开发工具按照自己的要定制任何掩膜，用户可用开发工具按照自己的设计对可编程器件进行编程，以实现特定的逻辑设计对可编程器件进行编程，以实现特定的逻辑功能。功能。按按ASICASIC的制造方法来分类的制造方法来分类7（1 1）简单可编程器件）简单可编程器件（Simple Simple Programmable Logic DevicesProgrammable Logic Devices，SPLDSPLD），包括：），包括：PROMPROM、FPLAFP

9、LA、PALPAL、GALGAL、EPLDEPLD）；）；（2 2）复杂可编程逻辑器件）复杂可编程逻辑器件（Complex Complex Programmable Logic DevicesProgrammable Logic Devices，CPLDCPLD）；）；（3 3）现场可编程门阵列器件）现场可编程门阵列器件（Field Field Programmable Gate ArrayProgrammable Gate Array，FPGAFPGA）。）。可编程可编程ASICASIC器件按复杂度分类器件按复杂度分类 8（1 1）工艺先进）工艺先进将完整的将完整的 ARM Cortex-A

10、9 ARM Cortex-A9 MPCoreMPCore 处理器片上系统与处理器片上系统与28nm 28nm 低功耗可编程逻辑紧低功耗可编程逻辑紧密集成在一起。密集成在一起。（2 2）有利于芯片研发）有利于芯片研发半导体制造厂家可按照一定半导体制造厂家可按照一定的规格，以通用器件的方式大量地生产，用户可按通的规格，以通用器件的方式大量地生产，用户可按通用器件从市场上选购。用器件从市场上选购。（3 3）有用户可编程特性）有用户可编程特性使得电子系统的设计者利使得电子系统的设计者利用与器件相应的用与器件相应的CADCAD软件，在办公室或实验室里就可软件，在办公室或实验室里就可以设计自己的以设计自己

11、的ASICASIC器件。器件。3 3、可编程、可编程ASICASIC芯片的特点芯片的特点94 4、可编程、可编程ASICASIC芯片对电子系统设计的影响芯片对电子系统设计的影响使设计的电子产品小型化、集成化和高可靠性使设计的电子产品小型化、集成化和高可靠性，而，而且器件的用户可编程特性大大缩短了设计周期，减少且器件的用户可编程特性大大缩短了设计周期，减少了设计费用，降低了设计风险。了设计费用，降低了设计风险。自上而下（自上而下（Top-dowmTop-dowm）的设计方法，）的设计方法，将系统分成若将系统分成若干子系统，再将每个子系统分成若干功能模块，直至干子系统，再将每个子系统分成若干功能模

12、块，直至分成许多基本模块。无论是采用现成模块还是自行设分成许多基本模块。无论是采用现成模块还是自行设计都有一些固定方法可依，从而简化了设计的难度和计都有一些固定方法可依，从而简化了设计的难度和复杂程度。复杂程度。具有静态可重复编程或在系统动态重构的特性，具有静态可重复编程或在系统动态重构的特性，使使得硬件的功能可以像软件一样通过编程来修改，不仅得硬件的功能可以像软件一样通过编程来修改，不仅使设计修改、产品升级变得十分方便，而且极大地提使设计修改、产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。高了电子系统的灵活性和通用能力。102.1.2 2.1.2 可编程可编程ASICAS

13、IC系统的设计方法系统的设计方法 1 1、可编程、可编程ASICASIC设计方法的分类设计方法的分类（1 1）原理图设计法）原理图设计法原理图设计法是利用公司所提原理图设计法是利用公司所提供的有一定功能的元件库，设计者在原理图设计界面供的有一定功能的元件库，设计者在原理图设计界面上调用这些元件或模块，用鼠标将其布放到适当位置，上调用这些元件或模块，用鼠标将其布放到适当位置，然后用单线或总线将他们连接起来，然后用单线或总线将他们连接起来，完成总体系统功完成总体系统功能。能。优点：优点：设计简单、直观、效率高。设计简单、直观、效率高。缺点：缺点：当系统复杂时，太多的元件会使元件和连线布当系统复杂时

14、，太多的元件会使元件和连线布放显得紊乱，导致出错。放显得紊乱，导致出错。11（2 2）IPIP核设计法核设计法开发软件平台向用户提供有基本的开发软件平台向用户提供有基本的IPIP核，使用者只需要了解核，使用者只需要了解IPIP核接口的使用方法和参数核接口的使用方法和参数设置方法，就可以将通用的设置方法，就可以将通用的IPIP核变为满足自己要求的核变为满足自己要求的专用功能模块。专用功能模块。优点：优点：设计简单，可直接利用设计简单，可直接利用IPIP核完成十分复杂的功核完成十分复杂的功能模块的设计，而且这些能模块的设计，而且这些IPIP核都是经过反复验证了的，核都是经过反复验证了的，使用可靠。

15、使用可靠。缺点：缺点：需要对所要调用的需要对所要调用的IPIP核模块的功能和接口参数核模块的功能和接口参数进行了解和掌握，许多进行了解和掌握，许多IPIP核不是免费的，必须交费后核不是免费的，必须交费后IPIP核模块才能被激活供用户使用或下载。核模块才能被激活供用户使用或下载。12（3 3）状态机设计法）状态机设计法采用状态机设计法时用户只需要采用状态机设计法时用户只需要清楚所设计的系统在什么条件下应当处于什么状态，清楚所设计的系统在什么条件下应当处于什么状态，在什么条件下这些状态发生迁移，迁移后的输出结果在什么条件下这些状态发生迁移，迁移后的输出结果是什么就行了。设计时在状态机设计界面上布放

16、所需是什么就行了。设计时在状态机设计界面上布放所需状态，画出状态迁移连线，设置状态迁移的输入状态，画出状态迁移连线，设置状态迁移的输入/输出输出条件即可。条件即可。优点：优点：对电路不太了解的工程师也能进行可编程对电路不太了解的工程师也能进行可编程ASICASIC系统设计，对设计者要求较低。系统设计，对设计者要求较低。缺点：缺点：如何确定状态和这些状态的迁移条件，这需要如何确定状态和这些状态的迁移条件，这需要对系统工作过程有较为清晰的了解。对系统工作过程有较为清晰的了解。13（4 4）菜单选取设计法）菜单选取设计法通过用户顺序选取预先设计好通过用户顺序选取预先设计好的菜单中的各种选项，然后由开

17、发平台自动生成应用的菜单中的各种选项，然后由开发平台自动生成应用系统。系统。优点：优点：简化用户对复杂系统的设计。简化用户对复杂系统的设计。缺点：缺点：比较死板，可供用户选择的灵活性较低。比较死板，可供用户选择的灵活性较低。这种设计常常包含对操作系统的设计，由于要将一个这种设计常常包含对操作系统的设计，由于要将一个操作系统放入有限资源的芯片中，常用的操作系统为操作系统放入有限资源的芯片中，常用的操作系统为CC/OSOS-II-II。14（5 5）程序语言设计法）程序语言设计法采用硬件描述语言，包括采用硬件描述语言，包括VHDLVHDL和和VerilogVerilog语言，或语言，或C C、C

18、C、SystemCSystemC语言进行设计。语言进行设计。优点：优点：利用程序进行系统功能描述最具设计的灵活性，利用程序进行系统功能描述最具设计的灵活性，尤其在控制系统中能很好地将系统的功能清楚地表达尤其在控制系统中能很好地将系统的功能清楚地表达出来，充分地利用芯片的硬件资源，设计效率高。有出来，充分地利用芯片的硬件资源，设计效率高。有的公司还为用户提供规范的语言模块，方便用户直接的公司还为用户提供规范的语言模块，方便用户直接调用。调用。缺点：缺点：要求设计者必须较好地掌握语言规定的各种语要求设计者必须较好地掌握语言规定的各种语法现象，有一定的经验积累。法现象，有一定的经验积累。15不同公司

19、的可编程不同公司的可编程ASICASIC开发软件有不同的设计流程，开发软件有不同的设计流程，这里以这里以XilinxXilinx公司的公司的ISEISE（Integrated Software Integrated Software EnvironmentEnvironment）集成软件平台为例说明设计的一般思路。）集成软件平台为例说明设计的一般思路。利用利用XilinxXilinx公司的公司的ISEISE开发设计软件进行工程设计的开发设计软件进行工程设计的流程，可分为六个步骤：流程，可分为六个步骤：2 2、可编程、可编程ASICASIC系统的设计流程系统的设计流程输入（输入（Design E

20、ntryDesign Entry）验证（验证（VerificationVerification）约束（约束（ContraintsContraints）综合（综合（SynthesisSynthesis）实现实现(Implementation)(Implementation)下载（下载（DownloadDownload）16（1 1）图形或文本输入）图形或文本输入(Design Entry)(Design Entry)图形或文图形或文本输入包括原理图、状态机、本输入包括原理图、状态机、IPIP核、波形输入、硬件核、波形输入、硬件描述语言（描述语言（HDLHDL），是工程设计的第一步。），是工程设计

21、的第一步。ISEISE集成的集成的设计工具主要包括设计工具主要包括HDLHDL编辑器（编辑器（HDL EditorHDL Editor）、状态机）、状态机编辑器（编辑器（StateCADStateCAD）、原理图编辑器（）、原理图编辑器（ECSECS）、）、IPIP核生核生成器（成器（CoreGeneratorCoreGenerator）和测试激励生成器（）和测试激励生成器（HDL HDL BencherBencher）等。）等。（2 2）验证（）验证（VerificationVerification）为了验证设计功能的为了验证设计功能的正确性，可以用正确性，可以用Xilinx ISEXili

22、nx ISE自带的仿真工具，也可以自带的仿真工具，也可以用第三方软件进行仿真，常用的工具如用第三方软件进行仿真，常用的工具如Model TechModel Tech公公司的仿真工具司的仿真工具ModelSimModelSim和测试激励生成器和测试激励生成器HDL BencherHDL Bencher，SynopsysSynopsys公司的公司的VCSVCS等。验证包含综合后仿真和功能仿等。验证包含综合后仿真和功能仿真（真（SimulationSimulation）等。）等。17（3 3）约束（）约束（ContraintsContraints）通过引脚的约束，可使通过引脚的约束，可使芯片中可供用

23、户自由使用的引脚被用户定义作为输入、芯片中可供用户自由使用的引脚被用户定义作为输入、输出或双向引脚。传输路径的约束用于对某些路径的输出或双向引脚。传输路径的约束用于对某些路径的传输时延作出限制，改善系统的总体性能。对时序的传输时延作出限制，改善系统的总体性能。对时序的约束可满足芯片中不同功能模块对时钟信号的差别化约束可满足芯片中不同功能模块对时钟信号的差别化要求。要求。（4 4）综合（）综合（SynthesisSynthesis）综合是将行为和功能层综合是将行为和功能层次表达的电子系统转化为低层次模块的组合。一般来次表达的电子系统转化为低层次模块的组合。一般来说，综合是针对说，综合是针对VHD

24、LVHDL来说的，即将来说的，即将VHDLVHDL描述的模型、描述的模型、算法、行为和功能描述转换为与可编程算法、行为和功能描述转换为与可编程ASICASIC芯片基本芯片基本结构相对应的网表文件，即构成对应的映射关系。结构相对应的网表文件，即构成对应的映射关系。18（5 5）实现）实现(Implementation)(Implementation)实现是根据所选的芯实现是根据所选的芯片的型号将综合输出的逻辑网表适配到具体器件上。片的型号将综合输出的逻辑网表适配到具体器件上。Xilinx ISEXilinx ISE的实现过程分为：翻译（的实现过程分为：翻译（TranslateTranslate）

25、、映）、映射（射（MapMap）、布局布线（）、布局布线（Place&RoutePlace&Route）等）等3 3个步骤。个步骤。（6 6）下载（）下载（DownloadDownload）下载是编程（下载是编程（ProgramProgram）设计开发的最后步骤，是将已经仿真和实现的程序，设计开发的最后步骤，是将已经仿真和实现的程序，以位流文件的方式下载到开发板上进行在线调试，或以位流文件的方式下载到开发板上进行在线调试，或将生成的配置文件写入芯片中进行测试。将生成的配置文件写入芯片中进行测试。192.1.3 2.1.3 边界扫描测试技术边界扫描测试技术 边界扫描测试技术标准又被称之为边界扫描

26、测试技术标准又被称之为JTAGJTAG（Joint Joint Test Action GroupTest Action Group）技术标准。）技术标准。19851985年欧洲的联合测试行动组（年欧洲的联合测试行动组（JETAG Joint JETAG Joint European Test Action GroupEuropean Test Action Group）组织提出了边界）组织提出了边界扫描测试标准，后由扫描测试标准，后由IEEEIEEE于于19901990年采用，定为年采用，定为IEEE 1149.1IEEE 1149.1标准。标准。20边界扫描测试技术的基本思想：边界扫描测试

27、技术的基本思想：在芯片核与管脚在芯片核与管脚之间增加移位寄存器单元，利用这些单元进行数之间增加移位寄存器单元，利用这些单元进行数据的输入和输出、检测引脚状态和下载程序。据的输入和输出、检测引脚状态和下载程序。1 1、边界扫描测试技术的基本概念、边界扫描测试技术的基本概念图图2-1 2-1 包含边界扫描寄存器和测试控制的芯片结构包含边界扫描寄存器和测试控制的芯片结构21当芯片处于调试状态时当芯片处于调试状态时，边界扫描寄存器可以将，边界扫描寄存器可以将芯片和外围的输入输出隔开。通过边界扫描寄存芯片和外围的输入输出隔开。通过边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和器单元，可以实现对芯

28、片输入输出信号的观察和控制。控制。对于芯片的输入管脚对于芯片的输入管脚，可以通过与之相连的边界，可以通过与之相连的边界扫描寄存器单元把数据加载到该管脚中去；扫描寄存器单元把数据加载到该管脚中去；对于芯片的输出管脚对于芯片的输出管脚，可以通过与之相连的边界，可以通过与之相连的边界扫描寄存器捕获（扫描寄存器捕获（CAPTURECAPTURE）该管脚上的输出信号。）该管脚上的输出信号。在正常的运行状态下在正常的运行状态下，边界扫描寄存器对芯片来，边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。说是透明的，所以正常的运行不会受到任何影响。22目前目前JTAGJTAG接口的连接有接口的

29、连接有1414针接口和针接口和2020针接口两种针接口两种标准，其定义分别如表格标准，其定义分别如表格2 21 1、表格、表格 2 22 2所示。所示。引脚编号引脚编号引脚名称引脚名称引脚功能引脚功能1 1、1313VCCVCC接电源接电源2 2、4 4、6 6、8 8、1010、1414GNDGND接地接地3 3nTRSTnTRST测试系统复位信号测试系统复位信号5 5TDITDI测试数据串行输入测试数据串行输入7 7TMSTMS测试模式选择测试模式选择9 9TCKTCK测试时钟测试时钟1111TDOTDO测试数据串行输出测试数据串行输出1212NCNC未连接未连接23引脚编号引脚编号引脚名

30、称引脚名称引脚功能引脚功能1 1VTrefVTref目标板参考电压，接电源目标板参考电压，接电源2 2VCCVCC接电源接电源3 3nTRSTnTRST测试系统复位信号测试系统复位信号4 4、6 6、8 8、1010、1212、1414、1616、1818、2020GNDGND接地接地5 5TDITDI测试数据串行输入测试数据串行输入7 7TMSTMS测试模式选择测试模式选择9 9TCKTCK测试时钟测试时钟1111RTCKRTCK测试时钟返回信号测试时钟返回信号1313TDOTDO测试数据串行输出测试数据串行输出1515nRESETnRESET目标系统复位信号目标系统复位信号1717、191

31、9NCNC未连接未连接242 2、TAPTAP控制器的工作原理控制器的工作原理在在IEEE 1149.1IEEE 1149.1标准里面，标准里面，寄存器寄存器被分为被分为数据寄存器数据寄存器(Data Register(Data Register，DR)DR)和和指令寄存器指令寄存器(Instruction(Instruction RegisterRegister，IR)IR)两大类。两大类。TAPTAP是一个通用的端口，通过是一个通用的端口，通过TAPTAP可以访问芯片提供的可以访问芯片提供的所有数据寄存器和指令寄存器。所有数据寄存器和指令寄存器。对整个对整个TAPTAP的控制是通过的控制是

32、通过TAPTAP控制器来完成的。控制器来完成的。TAPTAP总共总共包括包括5 5个信号接口个信号接口TCKTCK、TMSTMS、TDITDI、TDOTDO和和TRSTTRST。一般开。一般开发板上都有一个发板上都有一个JTAGJTAG接口，该接口，该JTAGJTAG接口的主要信号接接口的主要信号接口就是这口就是这5 5个。个。25（1 1）TCK(TestTCK(Test Clock Input)Clock Input)TCKTCK为为TAPTAP的操作提供的操作提供了一个独立的、基本的时钟信号，了一个独立的、基本的时钟信号，TAPTAP的所有操作都是的所有操作都是通过这个时钟信号来驱动的。

33、通过这个时钟信号来驱动的。（2 2）TMS(TestTMS(Test Mode Selection Input)Mode Selection Input)用来控制用来控制TAPTAP状态机在不同状态间相互转换，在状态机在不同状态间相互转换，在TCKTCK上升沿有效。上升沿有效。（3 3）TDI(TestTDI(Test Data Input)Data Input)数据输入接口，所有输数据输入接口，所有输入到特定寄存器的数据都是在入到特定寄存器的数据都是在TCKTCK驱动下逐位串行输入。驱动下逐位串行输入。（4 4）TDO(TestTDO(Test Data Output)Data Output

34、)数据输出接口，所要数据输出接口，所要从特定寄存器中输出的数据在从特定寄存器中输出的数据在TCKTCK驱动下逐位串行输出。驱动下逐位串行输出。（5 5）TRST(TestTRST(Test Reset Input)Reset Input)TRSTTRST可以用来对可以用来对TAPTAP控制器进行初始化复位。控制器进行初始化复位。是可选的。是可选的。JTAGJTAG接口五个引脚的功能接口五个引脚的功能26通过通过TDITDI把需要的数据输入到选定的数把需要的数据输入到选定的数据寄存器当中去，并将选定的数据寄据寄存器当中去，并将选定的数据寄存器中的数据通过存器中的数据通过TDOTDO读出来。读出来

35、。TAPTAP接口对数据寄存器的访问过程接口对数据寄存器的访问过程通过指令寄存器，选定一个需要访问的数据寄存器通过指令寄存器，选定一个需要访问的数据寄存器把选定的数据寄存器连接到把选定的数据寄存器连接到TDITDI和和TDOTDO之间之间在在TCKTCK上升沿驱动下上升沿驱动下27图图2-3 TAP2-3 TAP控制器的状态转移控制器的状态转移28TAPTAP控制器对数据寄存器进行访问的工作过程举例控制器对数据寄存器进行访问的工作过程举例假设假设TAPTAP控制器现在处在控制器现在处在Run-Test/IdleRun-Test/Idle状态，指令寄状态，指令寄存器当中已经成功的写入了一条新的指

36、令，该指令选存器当中已经成功的写入了一条新的指令，该指令选定的是一条长度为定的是一条长度为6 6的边界扫描链。的边界扫描链。图图2-4 2-4 测试芯片及其当前选定的边界扫描链测试芯片及其当前选定的边界扫描链29图图2-5 TAP2-5 TAP控制器的状态转移控制器的状态转移芯片的芯片的外部输外部输入和输入和输出被隔出被隔离开离开 扫描链扫描链里的每里的每个移位个移位寄存器寄存器单元的单元的数据在数据在开始时开始时是不确是不确定的定的 Capture-DRCapture-DR状态当中，在一个状态当中，在一个TCKTCK时钟的时钟的驱动下，芯片管脚上的信号状态全部被捕驱动下，芯片管脚上的信号状态

37、全部被捕获到相应的边界扫描移位寄存器单元获到相应的边界扫描移位寄存器单元 移位移位输出输出302.2 2.2 PLDPLD的硬件结构的硬件结构 2.2.1 SPLD2.2.1 SPLD的硬件结构的硬件结构 2.1.2 CPLD2.1.2 CPLD的基本概念的基本概念 2.1.3 CPLD2.1.3 CPLD的结构分析的结构分析 312.2.1 SPLD2.2.1 SPLD的硬件结构的硬件结构 SPLDSPLD是是2020世纪世纪7070年代发展起来的一种逻辑器件，其年代发展起来的一种逻辑器件，其基本逻辑结构为与阵列和或阵列两级结构的器件，基本逻辑结构为与阵列和或阵列两级结构的器件，简简称与或阵

38、列称与或阵列，它能有效地实现，它能有效地实现“积之和积之和”形式的布尔形式的布尔逻辑函数，其最终逻辑结构和功能由用户编程决定。逻辑函数，其最终逻辑结构和功能由用户编程决定。图图2-6 2-6 基本基本SPLDSPLD的结构的结构SPLDSPLD结构结构 PROMPROMFPLAFPLAPALPAL和和GALGAL 321.PROM1.PROM的硬件结构的硬件结构PROMPROM是最早是最早出现的出现的SPLDSPLD。PROMPROM由固定由固定连接的与阵连接的与阵列和可编程列和可编程的或阵列组的或阵列组成。成。012012012012201201201210120120IIIIIIIIIII

39、IQIIIIIIIIIQIIIIIIQ33特点：特点：结构中的与门阵列全译码，即输入项的每一种可能结构中的与门阵列全译码，即输入项的每一种可能组合对应有一个乘积项。组合对应有一个乘积项。若输入项数为若输入项数为n n，则与门数为，则与门数为2 2n n个。个。与门阵列可以做得很大，但阵列越大，延迟时间越与门阵列可以做得很大，但阵列越大，延迟时间越长，实现与功能的速度就越慢。长，实现与功能的速度就越慢。用用PROMPROM实现组合逻辑函数的方法是将逻辑函数的输入实现组合逻辑函数的方法是将逻辑函数的输入变量作为变量作为PROMPROM的地址输入，将每组输出对应的函数值的地址输入，将每组输出对应的函

40、数值作为数据写入相应的存储单元中即可，这样按地址读作为数据写入相应的存储单元中即可，这样按地址读出的数据便是相应的函数值。出的数据便是相应的函数值。34PROMPROM的的主要优点可归结为：的的主要优点可归结为：给定输入和输出的数目，在确定实际要实现的逻给定输入和输出的数目，在确定实际要实现的逻辑函数之前就可规定一个已知的器件辑函数之前就可规定一个已知的器件，这一特点允许，这一特点允许在逻辑设计完成之前就可开始进行在逻辑设计完成之前就可开始进行PCBPCB设计，也允许设计，也允许在在PCBPCB设计完成之后更改设计完成之后更改PROMPROM的设计。的设计。通过此可编程器件的延时是固定的通过此

41、可编程器件的延时是固定的，与要实现的，与要实现的逻辑函数无关，这一特点允许将时序校验从逻辑设计逻辑函数无关，这一特点允许将时序校验从逻辑设计中分离出来。中分离出来。器件的功能可以在较高的级别上规定器件的功能可以在较高的级别上规定，如用一系，如用一系列逻辑方程或真值表表示，从而加快设计。列逻辑方程或真值表表示，从而加快设计。35 硅片面积和由此产生的成本硅片面积和由此产生的成本，以及有时更重，以及有时更重要的要的封装和电路的面积都是由乘积项的数量所决封装和电路的面积都是由乘积项的数量所决定定，n n输入的输入的PROMPROM有有2 2n n个乘积项。个乘积项。通过通过PROMPROM的延时正比

42、于乘积项的数目的延时正比于乘积项的数目，所以，所以延时性能随输入数目增加成正比地加大而变坏。延时性能随输入数目增加成正比地加大而变坏。PROMPROM仅适合必须完成输入信号译码等功能的场合仅适合必须完成输入信号译码等功能的场合。PROMPROM的主要缺点的主要缺点362.FPLA2.FPLA的硬件结构的硬件结构与门阵列和与门阵列和或门阵列都或门阵列都是可编程的。是可编程的。与门阵列不与门阵列不采用全译码采用全译码方式。有几方式。有几个与门，就个与门，就可提供几个可提供几个不同组合的不同组合的乘积项。乘积项。120122012010121120120IIIIIQIIIIIIIIQIIIIIQ37

43、特点特点由于阵列较小，由于阵列较小，FPLAFPLA的速度高于的速度高于PROMPROM。当输出函数很相似，即输出项很多，但要当输出函数很相似，即输出项很多，但要求的独立的乘积项不多时，求的独立的乘积项不多时，可以充分利用共可以充分利用共享的乘积项享的乘积项时，采用时，采用FPLAFPLA结构十分有利。结构十分有利。双重可编程阵列使得设计者可以控制器件双重可编程阵列使得设计者可以控制器件的全部功能的全部功能，使设计变得比，使设计变得比PROMPROM更容易。更容易。383.PAL3.PAL和和GALGAL的硬件结构的硬件结构可编程阵列逻可编程阵列逻辑（辑（PALPAL）和通）和通用阵列逻辑用阵

44、列逻辑（GALGAL）中，）中，与与门阵列可编程，门阵列可编程，或门阵列固定或门阵列固定连接连接，每个输，每个输出乘积项的数出乘积项的数目是固定的。目是固定的。1201220120121120120IIIIIQIIIIIIQIIIIIQ39PALPAL有几种固定的输出结构，有几种固定的输出结构，常用器件有常用器件有2525种，在选种，在选定芯片型号后，其输出结构就选定了。定芯片型号后，其输出结构就选定了。GALGAL有一种灵活的、可编程的输出结构有一种灵活的、可编程的输出结构，只有少数几，只有少数几个基本型号，它可以取代数十种个基本型号，它可以取代数十种PALPAL器件，是名副其器件，是名副其

45、实的通用可编程逻辑器件。实的通用可编程逻辑器件。GALGAL的输出宏单元（的输出宏单元（Output Logic Micro CellOutput Logic Micro Cell，OLMCOLMC）可以重新组态可以重新组态，完全对用户透明，所以由硬件、软件，完全对用户透明，所以由硬件、软件共同控制可以有几种不同的结构模式，如专用输入、共同控制可以有几种不同的结构模式，如专用输入、专用组合输出、专用组合输出、D D触发器输出。触发器输出。目前可用目前可用ABEL5ABEL5软件进行软件进行GALGAL芯片的应用开发。芯片的应用开发。PALPAL和和GALGAL的差别的差别404 4、GALGA

46、L的的OLMCOLMC结构结构对对I/O/QI/O/Q引脚，当被设置为输入引脚，当被设置为输入引脚时，其功能与引脚时，其功能与I I输入引脚相输入引脚相同；当被设置为输出时，由同；当被设置为输出时，由OLMCOLMC和输出缓冲器控制，可作为逻辑和输出缓冲器控制，可作为逻辑信号的输出和信号的输出和D D触发器输出。触发器输出。41GAL22V1042图图2-12 GAL22V102-12 GAL22V10的的OLMCOLMC电路电路图图2-13 GAL22V102-13 GAL22V10的的OLMCOLMC电路电路43GALGAL和和PALPAL都是低密度器件，其共同缺点是规模小，都是低密度器件

47、，其共同缺点是规模小，每片相当于几十个等效门，只能代替每片相当于几十个等效门，只能代替2 24 4片片MSIMSI电路。电路。人们不仅能对阵列进行读取，还可通过测试等方法人们不仅能对阵列进行读取，还可通过测试等方法将阵列中的信息分析出来，将阵列中的信息分析出来，GALGAL加密的优点也不能发加密的优点也不能发挥出来。挥出来。各宏单元的触发器时钟信号共用，故只能作为同步各宏单元的触发器时钟信号共用，故只能作为同步时序电路使用。时序电路使用。宏单元的同步预置和异步接口也是共用的，每个宏宏单元的同步预置和异步接口也是共用的，每个宏单元仅有一条反馈通道等，因而其应用灵活性也不能单元仅有一条反馈通道等，

48、因而其应用灵活性也不能令人十分满意。令人十分满意。GALGAL和和PALPAL的缺点的缺点44阵列阵列输出输出ANDANDORORPROMPROM固定的固定的可编程的可编程的TSTS、OCOCFPLAFPLA可编程的可编程的可编程的可编程的TSTS、OCOC、H H、L LPALPAL可编程的可编程的固定的固定的TSTS、I/OI/OGALGAL可编程的可编程的固定的固定的由用户定义由用户定义表表2-3 SPLD2-3 SPLD硬件结构比较硬件结构比较452.2.2 CPLD2.2.2 CPLD的基本概念的基本概念 复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD在在2020世纪世纪808

49、0年代中期由年代中期由XilinxXilinx公司推出。公司推出。CPLDCPLD器件是由器件是由SPLDSPLD发展而来的，但其集成的硬件资发展而来的，但其集成的硬件资源规模比普通的源规模比普通的GALGAL大得多，功能也更强。大得多，功能也更强。然而然而CPLDCPLD器件的主体仍是与或阵列，与器件的主体仍是与或阵列，与SPLDSPLD相比并相比并无本质上的变化，可看作是在无本质上的变化，可看作是在GALGAL器件基础上堆积了器件基础上堆积了更多的与或逻辑和触发器。更多的与或逻辑和触发器。功能块（功能块（FBFB）互连矩阵互连矩阵I/OI/O块块CPLDCPLD器件器件46基于阵列的互连是

50、完全的纵横开关的实现方式，它基于阵列的互连是完全的纵横开关的实现方式，它允许任何输入到互连矩阵中的信号布线连到任何逻辑允许任何输入到互连矩阵中的信号布线连到任何逻辑块，是完全可布通的。块，是完全可布通的。基于多路开关的互连是对逻辑块的每个输入有一个基于多路开关的互连是对逻辑块的每个输入有一个多路转换开关，这些多路转换开关的选择端是可编程多路转换开关，这些多路转换开关的选择端是可编程的，只允许其中一个输入通过它进入逻辑块。的，只允许其中一个输入通过它进入逻辑块。FBFB用来完成用来完成CPLDCPLD的所有逻辑电路和时序电路功能。的所有逻辑电路和时序电路功能。在在FBFB中包含有大量的乘积项阵列