基于VHDL语言的XILINX设计教程全页PPT课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《基于VHDL语言的XILINX设计教程全页PPT课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 VHDL 语言 XILINX 设计 教程 PPT 课件
- 资源描述:
-
1、 何宾何宾Tel:email:高等教育出版社高等教育出版社北京中教仪装备技术有限公司高教社高教社&XILINX SOC竞赛培训竞赛培训系列课程系列课程 北京中教仪装备技术有限公司北京中教仪装备技术有限公司传统数字系统设计流程设计目标人工给出真值表人工给出真值表人工化简卡诺图人工化简卡诺图得到最简表达式得到最简表达式人工使用人工使用LSI电路实现电路实现系统调试和验证系统调试和验证北京中教仪装备技术有限公司北京中教仪装备技术有限公司现代数字系统设计流程设计目标设计目标设计输入设计输入功能级仿真功能级仿真逻辑综合逻辑综合时序仿真时序仿真系统调试与验证系统调试与验证entity lab1 is po
2、rt(a,b,c:in std_logic;y :out std_logic);end lab1;architecture rtl of lab1 isbegin y=a or(c and b);end rtl;配置文件加载后,用配置文件加载后,用示波器、逻辑分析示波器、逻辑分析仪、软件程序观察仪、软件程序观察综合后仿真综合后仿真转换转换(Translate)转换转换(Translate)映射映射(Map)适配适配(Fit)布局和布线布局和布线(PAR)设计下载设计下载CPLD设计设计FPGA设计实现设计实现CLBCLBCLBCLB计算机自动完成时序收敛时序收敛北京中教仪装备技术有限公司北京中
3、教仪装备技术有限公司ISE13.1集成开发环境介绍-主界面介绍源文件窗口源文件窗口处理子窗口处理子窗口脚本子窗口脚本子窗口工作区子窗口工作区子窗口北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-一个数字系统的设计原理外部外部50MHz时钟时钟分频器生成电路分频器生成电路 1Hz时钟时钟3位的计数器位的计数器送给三个灯显示计数的值送给三个灯显示计数的值北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-设计内容设计内容 使用ISE13.1完成一个数字系统的设计,其内容包括:l工程的建立;l
4、三位计数器的设计;l设计综合和查看综合结果;l三位计数器设计仿真;l分频器的设计;l用户约束的添加和设计实现;l布局布线结果的查看;l设计下载到FPGA芯片lPROM文件的生成和下载到PROM中北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-启动ISE13.1软件点击此处点击此处方法方法1:在开始菜单下找到:在开始菜单下找到ISE的启动图标的启动图标方法方法2:在桌面上找到:在桌面上找到ISE图标,点击该图标启动图标,点击该图标启动ISE13.1软件软件北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE
5、设计流程设计流程-新建工程点击点击New Project北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-新建工程输入工程名字:输入工程名字:counter工程所在的目录工程所在的目录点击点击“Next”按纽按纽北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-新建工程产品范围产品范围(product category)芯片的系列芯片的系列(Family)(Family)具体的芯片型号具体的芯片型号(Device)封装类型(封装类型(Package)速度信息(速度信息(speed)综合工
6、具(综合工具(Synthesis Tool)仿真工具(仿真工具(Simulator)喜欢的语言(喜欢的语言(VHDL/Verilog)点击点击“Next”按钮按钮北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新工程点击点击“Finish”按钮按钮北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新工程工程名工程名器件名字器件名字生成了空的工程框架生成了空的工程框架北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创
7、建一个新的设计文件选中器件名字,点击鼠标右键选中New Source北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件块存储器映像文件块存储器映像文件在线逻辑分析仪在线逻辑分析仪Chipscope定义和连接文件定义和连接文件实现约束文件实现约束文件IP生成向导生成向导存储器文件存储器文件原理图文件原理图文件用户文档文件用户文档文件Verilog模块模板文件模块模板文件Verilog测试平台模板文件测试平台模板文件VHDL模块模板文件模块模板文件VHDL库模板文件库模板文件VHDL包模板文件包模板文件VHDL测试平台模板文
8、件测试平台模板文件片上系统设计向导片上系统设计向导北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件选择VHDL Module输入”top”作为VHDL模块的名字点击点击“Next”按钮按钮北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件点击点击“Next”按钮按钮北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件点击点击“Next”按钮按钮设计总结设计总结北京中教仪装备技
9、术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件生成的生成的top.vhd文件文件添加代码到添加代码到top.vhd文件中文件中北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件此处添加两条库调用语句此处添加两条库调用语句北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的ISE设计流程设计流程-创建一个新的设计文件此处添加端口声明语句此处添加端口声明语句北京中教仪装备技术有限公司北京中教仪装备技术有限公司基于基于VHDL语言的语言的
展开阅读全文