课件：绪论及工艺基础.ppt

1、集成电路原理与设计集成电路原理与设计绪论及工艺基础绪论及工艺基础课程目标课程目标 学习利用学习利用MOS器件构建数字集成电路器件构建数字集成电路 培养电路设计能力：根据不同设计要求培养电路设计能力：根据不同设计要求（面积，速度，功耗和可靠性），进行（面积，速度，功耗和可靠性），进行电路电路分析分析和优化和优化设计设计的能力的能力2关于本课程关于本课程 联系器件和电路知识：联系器件和电路知识：SOC、ULSI、MEMS方向均需要方向均需要 先修课程：工艺原理、器件物理、数字逻辑先修课程：工艺原理、器件物理、数字逻辑 后续课程：集成电路设计实习后续课程：集成电路设计实习 考核方式：期末考试考核方式

2、：期末考试60作业作业25期中期中考试考试153课程教材和参考书 教材：教材：集成电路原理与集成电路原理与设计设计 参考书：参考书：数字集成电路数字集成电路设计透视设计透视，第二版，第二版，Rabaey等等4课程信息 贾嵩：理科贾嵩：理科2号楼号楼2707房间，房间，62757449， 助教：助教：课程主页：北大教学网课程主页：北大教学网5第一章 绪论 集成电路的历史集成电路的历史 集成电路的发展规律集成电路的发展规律 等比例缩小原则等比例缩小原则 未来发展和挑战未来发展和挑战6集成电路的发展集成电路的发展 第一个晶体管是那年发明的第一个晶体管是那年发明的?A.1945 B.1947 C.19

3、51 D.19587n 发明者当时供职于哪家公司发明者当时供职于哪家公司?A.IBM B.Bell Lab C.TI D.Motorola第一个晶体管8Modern-day electronics began with the invention in 1947 of the bi-polar transistor by Bardeen et.al at Bell Laboratories The evolution of IC 第一块集成电路是那年做出来的第一块集成电路是那年做出来的?A.1956 B.1958 C.1959 D.1961 9n 发明者当时供职于哪家公司发明者当时供职于哪家公

4、司?A.IBM B.Bell Labs C.TI D.Motorola 第一块集成电路10In 1958 the integrated circuit was born when Jack Kilby at Texas Instruments successfully interconnected several transistors,resistors and capacitors on a single substrate 晶体管发展 Transistor Bardeen et.al.(Bell Labs)in 1947 Bipolar transistor Schockley in 1

5、948 First monolithic IC Jack Kilby in 1958 First commercial IC logic gates Fairchild 1960 TTL 1962 into the 1990s ECL 1974 into the 1980s11MOSFET 工艺 MOSFET transistor-Lilienfeld(Canada)in 1925 and Heil(England)in 1935 CMOS 1960s,但是有很多工艺加工问题但是有很多工艺加工问题 PMOS in 1960s(calculators)NMOS in 1970s(4004,808

6、0)for speed CMOS in 1980s 功耗优势功耗优势 BiCMOS,Gallium-Arsenide,Silicon-Germanium SOI,Copper-Low K,strained silicon,High-k gate oxide.12绪论 集成电路的历史集成电路的历史 集成电路的发展规律集成电路的发展规律 等比例缩小原则等比例缩小原则 未来发展和挑战未来发展和挑战13Moores Law 1965年，年，Gordon Moore预测单个芯片上集成的预测单个芯片上集成的晶体管的数目每晶体管的数目每18个月可以增加一倍个月可以增加一倍 2300 transistors,

7、108 KHz clock(Intel 4004)-1971 16 Million transistors(Ultra Sparc III)-1998 42 Million,2 GHz clock(Intel P4)-2001 125 Million,3.4Ghz(Intel P4 Prescott)-2004 Feb 02 14#of Transistors per Die15Source:ISSCC 2003 G.Moore “No exponential is forever,but forever can be delayed”摩尔定律晶体管贬值 Gordon Moore在在1965年

8、提出了摩尔定律：年提出了摩尔定律：芯片上晶体管的数目每芯片上晶体管的数目每18个月增加个月增加1倍；倍；如果认为单个芯片的价格基本不变，这如果认为单个芯片的价格基本不变，这相当于芯片上单个晶体管的相当于芯片上单个晶体管的价格同步下价格同步下降降的过程的过程 假设假设1965年一辆豪华跑车的售价是年一辆豪华跑车的售价是10万万美元，如果该车的价格也能按照摩尔定美元，如果该车的价格也能按照摩尔定律发展，则目前的售价如何？律发展，则目前的售价如何？16$per Transistor绪论 集成电路的历史集成电路的历史 集成电路的发展规律集成电路的发展规律 等比例缩小原则等比例缩小原则 未来发展和挑战未

9、来发展和挑战17MOS器件的发展：按比例缩小 半导体工艺技术的发展遵循摩尔定律：半导体工艺技术的发展遵循摩尔定律：新工艺的特征尺寸是前代工艺的新工艺的特征尺寸是前代工艺的0.7倍，即倍，即器件密度为前代的器件密度为前代的2倍倍 MOS器件的发展就是按比例缩小（器件的发展就是按比例缩小（scaling down）的过程）的过程18MOSFET缩小趋势缩小趋势19按比例缩小理论 根据摩尔定律，器件尺寸不断缩小，短根据摩尔定律，器件尺寸不断缩小，短沟效应等二级效应出现沟效应等二级效应出现 为了抑制二级效应，在器件按比例缩小为了抑制二级效应，在器件按比例缩小过程中需要遵守一定的过程中需要遵守一定的规则

10、规则:恒定电场原则恒定电场原则CE 恒定电压原则恒定电压原则CV 准恒定电场原则准恒定电场原则QCE20按比例缩小按比例缩小CE原则原则AADDDDjjoxox/,/,/,/NNVVxxttWWLL21按比例缩小按比例缩小CE22工艺参数的工艺参数的按比例缩小按比例缩小器件尺寸（器件尺寸（Tox，L，W，Xj）1/1/掺杂浓度（掺杂浓度（Na，Nd）电源电压（电源电压（Vdd）1/1/器件参数的器件参数的变化变化电场电场1载流子速度载流子速度1耗尽区宽度耗尽区宽度1/1/电容电容1/1/漂移电流漂移电流1/1/沟道电阻沟道电阻1电路参数的电路参数的变化变化电路的延迟电路的延迟(TCV/I)1/

11、1/好好器件的功耗器件的功耗(PVI)1/1/2 2 很好很好功耗延迟乘积功耗延迟乘积PDP(=PT)1/1/3 3 非常好非常好按比例按比例CE规则对电路影响规则对电路影响 功耗延迟积（功耗延迟积（Power-Delay-Product）PDP按按3次方减小，而面积按照平方减小次方减小，而面积按照平方减小 CE规则变化的器件集成度按平方增加，速规则变化的器件集成度按平方增加，速度线性增加，而功耗平方减小度线性增加，而功耗平方减小 成本下降，性能提高成本下降，性能提高-这就是人们不断追求这就是人们不断追求半导体工艺进步的主要原因半导体工艺进步的主要原因3/)(PDPtPPDPd23绪论 集成电

12、路的历史集成电路的历史 集成电路的发展规律集成电路的发展规律 等比例缩小原则等比例缩小原则 未来发展和挑战未来发展和挑战24微电子未来发展more moore25微电子未来发展more than moore26集成电路原理与设计集成电路原理与设计集成电路制作工艺：工艺基础集成电路制作工艺：工艺基础第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱阱CMOS工艺工艺 2.2.2 深亚微米深亚微米CMOS工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 SOI工艺工艺 2.3.3 CM

13、OS版图设计规则版图设计规则282.1.1 2.1.1 集成电路加工的基本操作集成电路加工的基本操作 1、形成薄膜、形成薄膜（二氧化硅、多晶硅、（二氧化硅、多晶硅、金属等薄层）金属等薄层）2、形成图形、形成图形（器件和互连线）（器件和互连线）3、掺、掺 杂杂（调整器件特性）（调整器件特性）29半导体芯片制作过程30硅片（wafer）的制作31掩模版（mask,reticle）的制作32外延衬底的制作331、形成图形、形成图形 半导体加工过程：将设计者提供的集成电半导体加工过程：将设计者提供的集成电路路版图图形版图图形复制到硅片上复制到硅片上 光刻与刻蚀：半导体加工水平决定于光刻光刻与刻蚀：半导

14、体加工水平决定于光刻和刻蚀所形成的线条宽度和刻蚀所形成的线条宽度34光刻（photolithography）35曝光（exposure）36刻蚀（etch）372、薄膜形成：淀积382、薄膜形成：氧化393、掺杂：扩散和注入40从器件到电路：通孔41从器件到电路：互连线42从器件到电路：多层互连43从器件到电路：多层互连44从硅片到芯片：加工后端45从硅片到芯片：加工后端46从硅片到芯片：加工后端47第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱阱CMOS工艺工艺 2.2.2 深亚微米深亚微米CMOS

15、工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 CMOS版图设计规则版图设计规则 2.3.3 SOI工艺工艺482.1.2 MOS结构和分类结构和分类 MOS器件是一个夹层结构器件是一个夹层结构 M：是：是metal，金属，金属 O：是：是oxide，氧化物，氧化物 S：是：是semiconductor，半导体，半导体 早期工艺早期工艺MOS器件的栅极用金属制造，所器件的栅极用金属制造，所以从栅极向下是金属，氧化物和半导体结以从栅极向下是金属，氧化物和半导体结构构49MOS开关开关50VGS VTRonSDA Switch!|VGS|An MOS Transistor

16、n数字电路把数字电路把MOS管看作是一个电压控制的开关管看作是一个电压控制的开关n当控制电压高于当控制电压高于阈值电压阈值电压，开关闭合，低于阈，开关闭合，低于阈值电压，开关断开值电压，开关断开1、MOS器件结构 MOS器件有四个端可以连接电器件有四个端可以连接电极，分别为源，漏，栅和衬底极，分别为源，漏，栅和衬底 半导体衬底表面在栅极绝缘层半导体衬底表面在栅极绝缘层以下部分称为沟道区以下部分称为沟道区 MOS在纵向是在纵向是MOS结构，结构，在横向是在横向是源沟道漏源沟道漏的结构的结构51DSGBNMOS withBulk ContactMOS：栅极和衬底 MOS的衬底的衬底BULK端是掺杂

17、的端是掺杂的半导体，一般接固定的电源半导体，一般接固定的电源和地电压和地电压 因此有时候因此有时候MOS器件的符号器件的符号只标出只标出GDS三端三端 NMOS衬底接衬底接GND，PMOS衬衬底接底接VDD52DSGBNMOS withBulk ContactGSDMOS：漏，栅，源，衬 栅极的隔离是靠绝缘的栅氧化层，同半导体栅极的隔离是靠绝缘的栅氧化层，同半导体表面上的其他三个电极隔开表面上的其他三个电极隔开 源极和漏极同衬底接触，源漏和衬底的隔离源极和漏极同衬底接触，源漏和衬底的隔离是靠形成的反向是靠形成的反向PN结结 源极和漏极之间由两个源极和漏极之间由两个PN结隔开结隔开 因此，在因此

18、，在MOS器件的工作过程中需要保持源器件的工作过程中需要保持源漏同衬底之间的漏同衬底之间的PN结结0偏或者是反偏偏或者是反偏53MOS晶体管的基本结构 源漏区：主要目的是形成源漏电极，作为开源漏区：主要目的是形成源漏电极，作为开关的两端关的两端 沟道区：器件的主要工作区，沟道的长度（沟道区：器件的主要工作区，沟道的长度（L）和宽度（和宽度（W）直接影响着沟道内的电流）直接影响着沟道内的电流54DSDSTGSOXnDSVVVVLWCI)21(MOSFET55MOS晶体管的结构参数 沟道的长度（沟道的长度（L）、宽度（）、宽度（W）和栅氧化层）和栅氧化层厚度（厚度（tox）直接影响着沟道电流的大小

19、）直接影响着沟道电流的大小 栅氧化层厚度是由工艺决定的，栅氧化层厚度是由工艺决定的，MOS器件器件的主要设计参数就是沟道长度和宽度的主要设计参数就是沟道长度和宽度56Gate oxiden+SourceDrainp substrateBulk(Body)Field-Oxide(SiO2)n+Polysilicon GateLWMOS的沟道长度 栅长是决定器件尺寸的关键，也是区分不同半导栅长是决定器件尺寸的关键，也是区分不同半导体加工技术换代的标志，是半导体集成度的标志，体加工技术换代的标志，是半导体集成度的标志，因此也称为关键尺寸（因此也称为关键尺寸（critical dimension）57

20、Gate oxiden+SourceDrainp substrateBulk(Body)p+stopperField-Oxide(SiO2)n+Polysilicon GateLW沟道长度的计算 源漏区加工过程源漏区加工过程中掺杂向半导体中掺杂向半导体表面表面横向扩散横向扩散 实际的沟道长度实际的沟道长度同设计中图形宽同设计中图形宽度并不相等度并不相等58toxn+n+Cross sectionLGate oxideLdLdLGPolysilicon gateTop viewGate-bulkoverlapSourcen+Drainn+WMOS的器件宽度 沟道电流在沟道电流在WL的沟道区域内，

21、沿着沟道长的沟道区域内，沿着沟道长度的方向，在源漏端之间流动；沟道长度越小、度的方向，在源漏端之间流动；沟道长度越小、宽度越大，电流也越大宽度越大，电流也越大 沟道长度受到加工工艺的限制，一般取允许的沟道长度受到加工工艺的限制，一般取允许的最小尺寸，即关键尺寸；而沟道宽度是主要的最小尺寸，即关键尺寸；而沟道宽度是主要的设计变量设计变量59Gate oxiden+SourceDrainp substrateBulk(Body)p+stopperField-Oxide(SiO2)n+Polysilicon GateLW沟道宽度的计算 对于简单的矩形栅极，沟对于简单的矩形栅极，沟道宽度就是有源区的宽

22、度道宽度就是有源区的宽度 而对于复杂形状的而对于复杂形状的mos器器件，需要根据实际情况确件，需要根据实际情况确定定沟道宽度沟道宽度60源端源端漏端漏端漏端漏端漏端漏端源端源端MOS器件的实际沟道宽度61n局部氧化局部氧化LOCOS工艺工艺n场氧在有源区边缘形成鸟嘴场氧在有源区边缘形成鸟嘴n使得实际的沟道宽度有所减小使得实际的沟道宽度有所减小2、MOS器件的分类 NMOS器件中的载流子是电子，源漏区是器件中的载流子是电子，源漏区是n区，衬底是区，衬底是p型型 PMOS器件中的载流子是空穴，源漏区是器件中的载流子是空穴，源漏区是p区，衬底是区，衬底是n型型 为了产生导电沟道，以及源漏为了产生导电

23、沟道，以及源漏pn结隔离，结隔离，两种器件的端电压极性相反两种器件的端电压极性相反62MOS器件的分类 根据工作机制根据工作机制MOS分为增强型和耗尽型分为增强型和耗尽型 一般以一般以n沟道增强型沟道增强型MOS举例，增强型器举例，增强型器件在栅压小于阈值电压的时候，无法产件在栅压小于阈值电压的时候，无法产生导电沟道生导电沟道 耗尽型耗尽型MOS器件在没有加栅压情况下就器件在没有加栅压情况下就有沟道，需要加栅压才能使得沟道消失有沟道，需要加栅压才能使得沟道消失63MOS Transistors-Types and Symbols64DSGDSGGSDDSGNMOSEnhancementNMOS

24、PMOSDepletionEnhancementBNMOS withBulk Contact应用最多的是增强型应用最多的是增强型NMOS和和PMOSMOS作为四端器件有作为四端器件有D,G,S,B四个电极四个电极在设计中，同类型的在设计中，同类型的MOS器件的衬底一般接器件的衬底一般接相同的电位，为了简便，相同的电位，为了简便，只画出只画出3端，而默认衬端，而默认衬底接电源底接电源/地地MOS晶体管的输入特性 CMOS：增：增强型强型NMOS和和PMOS 目前的数字目前的数字集成电路中集成电路中耗尽型耗尽型MOS较少使用较少使用6566MOS晶体管的分类晶体管的分类MOS晶体管的结构特点 由于

25、具有源漏同衬底的隔离，由于具有源漏同衬底的隔离，MOS器件同双极器件同双极器件相比占用面积小，器件相比占用面积小，集成度高集成度高 MOS是绝缘栅结构，即是绝缘栅结构，即栅极不取电流栅极不取电流，输入阻，输入阻抗高，易于电路间的直接耦合抗高，易于电路间的直接耦合 源漏对称结构使得器件具有双向导通特性，设源漏对称结构使得器件具有双向导通特性，设计灵活计灵活 CMOS结构没有静态短路功耗结构没有静态短路功耗 由于由于MOS器件是少子导电，需要先产生沟道电器件是少子导电，需要先产生沟道电荷，然后才能导电，因此速度比双极器件慢荷，然后才能导电，因此速度比双极器件慢67第二章第二章 集成电路制作工艺集成

26、电路制作工艺 2.1.1 集成电路加工的基本操作集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱阱CMOS工艺工艺 2.2.2 深亚微米深亚微米CMOS工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 CMOS版图设计规则版图设计规则 2.3.3 SOI工艺工艺682.2.1 N阱阱CMOS结构和工艺结构和工艺 衬底硅片衬底硅片 制作阱制作阱 场区氧化场区氧化 形成硅栅形成硅栅 形成源、漏区形成源、漏区 制作互连线制作互连线691、硅片的选择、硅片的选择70n晶向无缺陷的单晶硅片晶向无缺陷的单晶硅片 n8 8英寸硅片，硅片厚度约英寸硅片，

27、硅片厚度约700um 700um np p型硅片，电阻率为型硅片，电阻率为10-50cm 10-50cm nNMOSNMOS做在衬底上，做在衬底上，PMOSPMOS在在N N阱里阱里 CMOS反相器版图：反相器版图：N阱工艺阱工艺71有源有源区掺区掺杂：杂：NdiffPdiff？2 2、制作、制作n n阱阱热氧化形成初始氧化层作为阱区注入的掩蔽层热氧化形成初始氧化层作为阱区注入的掩蔽层在氧化层上开出在氧化层上开出n n阱区窗口阱区窗口注磷在窗口下面形成注磷在窗口下面形成n n阱阱 退火和阱区推进退火和阱区推进723 3、场区氧化、场区氧化LOCOSLOCOS工艺具体步骤工艺具体步骤生长薄层生长

28、薄层SiOSiO2 2缓冲层缓冲层 淀积氮化硅淀积氮化硅 刻掉场区的氮化硅和刻掉场区的氮化硅和缓冲氧化层缓冲氧化层场区注入场区注入热氧化形成场氧化层热氧化形成场氧化层n n 阱阱p p 型衬底型衬底场氧化层n阱场区氧化后73场氧向有源区侵蚀问题场氧向有源区侵蚀问题74n局部氧化局部氧化LOCOS工艺工艺n场氧在有源区边缘形成场氧在有源区边缘形成鸟嘴鸟嘴n在缓冲层二氧化硅上淀在缓冲层二氧化硅上淀积一层多晶硅缓冲层积一层多晶硅缓冲层n深亚微米工艺一般采用深亚微米工艺一般采用沟槽隔离沟槽隔离STI75场区寄生场区寄生MOSMOS晶体管晶体管防止出现寄生沟道措施防止出现寄生沟道措施:足够厚的场氧化层足

29、够厚的场氧化层 场区注硼场区注硼4 4、制作硅栅、制作硅栅硅栅工艺实现了栅硅栅工艺实现了栅 和源、漏区自对准和源、漏区自对准生长缓冲层生长缓冲层 沟道区注入沟道区注入生长栅氧化层生长栅氧化层 淀积多晶硅淀积多晶硅多晶硅掺杂多晶硅掺杂光刻和刻蚀形光刻和刻蚀形成多晶硅栅成多晶硅栅 765 5、形成源和漏区、形成源和漏区 n+区区 作为作为NMOS源、漏区和源、漏区和n阱引出区阱引出区 硼注入形成硼注入形成PMOS的源漏区和的源漏区和p型衬底接触区型衬底接触区 776 6、形成金属互连线、形成金属互连线在整个硅片上淀积氧化层在整个硅片上淀积氧化层通过光刻在氧化层上开出引线孔通过光刻在氧化层上开出引线

30、孔在整个硅片上淀积金属层在整个硅片上淀积金属层 光刻形成需要的金属互连线图形光刻形成需要的金属互连线图形 78VoutVdd n阱阱CMOS剖剖面结构面结构阱硅衬底P+P+nnn+P型VVVVDDinoutSSnp79GNDVDD第二章第二章 集成电路制作工艺集成电路制作工艺 2.1.1 集成电路加工的基本操作集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱阱CMOS工艺工艺 2.2.2 深亚微米深亚微米CMOS工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 CMOS版图设计规则版图设计规则 2.3.3 SOI工艺工艺802.2.2 深

31、亚微米深亚微米CMOS结构和工艺结构和工艺81 深亚微米深亚微米CMOS工艺的主要改进工艺的主要改进 浅沟槽隔离浅沟槽隔离 双阱工艺双阱工艺 非均匀沟道掺杂非均匀沟道掺杂 n+/p+两种硅栅两种硅栅 极浅的源漏延伸区极浅的源漏延伸区 硅化物自对准栅硅化物自对准栅-源源-漏结构漏结构 多层铜互连多层铜互连821、浅沟槽隔离、浅沟槽隔离 常规常规CMOSCMOS工艺中的工艺中的LOCOSLOCOS隔离的缺点隔离的缺点表面有较大的不平整度表面有较大的不平整度 鸟嘴使实际有源区面积减小鸟嘴使实际有源区面积减小 高温氧化热应力也会对硅片造成损伤和变形高温氧化热应力也会对硅片造成损伤和变形浅沟槽隔离的优势

32、浅沟槽隔离的优势占用的面积小，有利于提高集成密度占用的面积小，有利于提高集成密度 不会形成鸟嘴不会形成鸟嘴 用用CVDCVD淀积绝缘层从而减少了高温过程淀积绝缘层从而减少了高温过程 83浅沟槽隔离（浅沟槽隔离（STI）84光刻胶光刻胶氮化硅氮化硅（a）（b）（c）（d）STI抑制抑制窄沟效应窄沟效应852、外延双阱工艺、外延双阱工艺 单阱单阱CMOS工艺，阱区浓度较高，阱内器件工艺，阱区浓度较高，阱内器件有较大的衬偏系数和源、漏区有较大的衬偏系数和源、漏区pn结电容结电容 采用外延双阱工艺的好处采用外延双阱工艺的好处由于外延层电阻率很高，可以分别根据由于外延层电阻率很高，可以分别根据NMOSN

33、MOS和和PMOSPMOS性能优化要求选择适当的性能优化要求选择适当的n n阱和阱和p p阱浓度阱浓度 阱内的器件可以减少受到阱内的器件可以减少受到粒子辐射的影响粒子辐射的影响 外延衬底有助于抑制体硅外延衬底有助于抑制体硅CMOSCMOS的寄生闩锁效应的寄生闩锁效应 86 3 沟道区的逆向掺杂结构沟道区的逆向掺杂结构87n沟道掺杂原子数的随机涨落引起器件阈值沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面不（低）电压参数起伏，因此希望沟道表面不（低）掺杂；体内需要高掺杂，抑制穿通电流掺杂；体内需要高掺杂，抑制穿通电流n逆向掺杂技术利用纵向非均匀衬底掺杂，逆向掺杂技术利用纵向非

34、均匀衬底掺杂，抑制短沟穿通电流抑制短沟穿通电流逆向掺杂逆向掺杂88n逆向掺杂杂质分布逆向掺杂杂质分布n0.25um工艺工艺100个个NMOS器件阈值器件阈值电压统计结果电压统计结果n器件阈值分布的标器件阈值分布的标准差减小准差减小4 4、n n、p p两种硅栅两种硅栅 在在CMOS电路中希望电路中希望NMOS和和PMOS的性能对称的性能对称，这样有利于获得最佳电路性能这样有利于获得最佳电路性能 NMOS和和PMOS阈值电压绝对值基本相同阈值电压绝对值基本相同 如果如果NMOS和和PMOS都选用都选用n+硅栅，则硅栅，则PMOS的的负阈值电压绝对值要比负阈值电压绝对值要比NMOS的阈值电压大很的

35、阈值电压大很多多 PMOS采用采用p硅栅减小其阈值电压的绝对值，硅栅减小其阈值电压的绝对值，从而获得和从而获得和NMOS采用采用n硅栅对称的性能硅栅对称的性能 895 5、SDESDE结构结构 减小源漏区结深有利于减小源漏区结深有利于抑制短沟效应抑制短沟效应问题：问题：简单地减小源、简单地减小源、漏区结深将使源、漏区漏区结深将使源、漏区寄生电阻增大造成寄生电阻增大造成MOSMOS晶体管性能退化晶体管性能退化解决办法：解决办法：使用使用SDESDE结结构，在沟道两端形成极构，在沟道两端形成极浅的源、漏延伸区浅的源、漏延伸区 906、硅化物自对准结构、硅化物自对准结构 在栅极两侧形成一定在栅极两侧

36、形成一定厚度的氧化硅或氮化厚度的氧化硅或氮化硅侧墙，然后淀积难硅侧墙，然后淀积难熔金属并和硅反应形熔金属并和硅反应形成硅化物成硅化物作用：作用：减小多晶硅线减小多晶硅线和源、漏区寄生电阻；和源、漏区寄生电阻；减小金属连线与源、减小金属连线与源、漏区引线孔接触电阻漏区引线孔接触电阻91硅化物同时淀积在栅电极上和硅化物同时淀积在栅电极上和暴露的源、漏区上，暴露的源、漏区上，因此是自对准结构因此是自对准结构7、铜互连、铜互连 铜比铝的电阻率低铜比铝的电阻率低4040左右，铜互连代替铝左右，铜互连代替铝互连可以减小互连线寄生电阻互连可以减小互连线寄生电阻铜易于扩散到硅中，会影响器件性能；铜还铜易于扩散

37、到硅中，会影响器件性能；铜还会对加工设备造成污染，因此铜互连不能用会对加工设备造成污染，因此铜互连不能用常规淀积和刻蚀方法形成常规淀积和刻蚀方法形成 铜互连技术特点：铜互连技术特点：显著减小互连线的寄生电阻显著减小互连线的寄生电阻 与低与低k k介质材料结合减小寄生电容，提高电路性能介质材料结合减小寄生电容，提高电路性能“镶嵌镶嵌”（大马士革）技术和化学机械抛光技术（大马士革）技术和化学机械抛光技术92常规互连和镶嵌工艺比较常规互连和镶嵌工艺比较 93氧化层氧化层光刻胶光刻胶金属金属铜互连可以减少连线层数铜互连可以减少连线层数94 先进深亚微米先进深亚微米CMOSCMOS工艺过程工艺过程 95 先进深亚微米先进深亚微米CMOSCMOS工工艺过程（续）艺过程（续）96