CMOS集成电路工艺与图实用PPT课件-.pptx

1、硅片氧化硅光刻胶扩散区第1页/共61页定义版图 什么是版图？集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的图形转移到硅片上。这种制造集成电路时使用的掩膜版上的几何图形定义为集成电路的版图。版图要求与对应电路严格匹配，具有完全相同的器件、端口、连线第2页/共61页栅极负责施加控制电压源极、漏极负责电流的流进流出导电沟道一、单个MOS管的版图实现第3页/共61页有源区栅导电沟道 有源区注入杂质形成晶体管，栅与有源区重叠的区域确定器件尺寸，称为导电沟道1、图形关系第4页/共61页 只要源极、漏极以及导电沟道所覆盖的区域称为有源区。芯片中有源区以外的区域定义为场区。第5页/共61页 MOS管中电流由源

2、极流向漏极。沟道中电流流过的距离为沟道长度；截面尺寸为沟道宽度。电流方向沟道长度L沟道宽度W2、器件尺寸设计第6页/共61页 设计中，常以宽度和长度值的比例式即宽长比（W/L）表示器件尺寸。例：假设一MOS管，尺寸参数为20/5。则在版图上应如何标注其尺寸。20/5第7页/共61页3、图形绘制第8页/共61页英特尔65纳米双核处理器的扫描电镜(SEM)截面图 第9页/共61页版图图层名称版图图层名称含义含义NwellN阱阱Active有源扩散区有源扩散区PselectP型注入掩膜型注入掩膜NselectN型注入掩膜型注入掩膜Poly多晶硅多晶硅cc引线孔引线孔Metal1第一层金属第一层金属M

3、etal2第二层金属第二层金属Via通孔通孔常用图层第10页/共61页注意：不同软件对图层名称定义不同；严格区分图层作用。版图图层名称版图图层名称含义含义cc（或（或cont）引线孔（引线孔（连接金属与多晶硅连接金属与多晶硅或有源区或有源区）Via通孔（通孔（连接第一和第二层金连接第一和第二层金属属）第11页/共61页MOS器件版图图层PMOS N阱NWELL P型注入掩模PSELECT 有源扩散区ACTIVE 多晶硅栅POLY 引线孔CC 金属一METAL1 通孔一VIA 金属二METAL2第12页/共61页MOS器件版图图层NMOS N型注入掩模NSELECT 有源扩散区ACTIVE 多晶

4、硅栅POLY 引线孔CC 金属一METAL1 通孔一VIA 金属二METAL2第13页/共61页结构图 立体结构和俯视图 第14页/共61页有源区（ACTIVE）引线孔（CC）金属一（METAL1）多晶硅栅（POLY）N型注入掩模（NSELECT）第15页/共61页版图设计中不需要绘制基片衬底材料以及氧化层第16页/共61页4、版图设计规则 版图设计规则一般都包含以下四种规则：(1)最小宽度 例如，金属、多晶、有源区或阱都必须保持最小宽度。第17页/共61页(2)最小间距 例如，金属、多晶、有源区或阱都必须保持最小间距。第18页/共61页(3)最小包围 例如，N阱、N+离子注入和P+离子注入包

5、围有源区应该有足够的余量;多晶硅、有源区和金属对接触孔四周要保持一定的覆盖。第19页/共61页(4)最小延伸 例如，多晶栅极须延伸到有源区外一定长度。在符合设计规则的前提下，争取最小的版图面积第20页/共61页5、阱与衬底连接 通常将PMOS管的衬底接高电位（正压）；NMOS管的衬底接低电位（负压），以保证电路正常工作第21页/共61页 衬底材料导电性较差，为了保证接触的效果，需要在接触区域制作一个同有源区类似的掺杂区域降低接触电阻，形成接触区。衬底半导体材料要与电极接触，同样需要引线孔（CC）；第22页/共61页 P管衬底为N阱（N型材料），接电源；衬底连接版图由NSELETC、ACTIVE

6、、CC、METAL1组成第23页/共61页 N管衬底为基片（P型材料），接地；衬底连接版图由PSELETC、ACTIVE、CC、METAL1组成第24页/共61页 完整的MOS管版版图必须包含两个部分：a）由源、栅和漏组成的器件；b）衬底连接。源区、沟道区和漏区合称为MOS管的有源区(Active），有源区之外的区域定义为场区（Fox)。有源区和场区之和就是整个芯片表面即基片衬底（SUB）。第25页/共61页衬底连接布局 尽可能多的设置衬底连接区第26页/共61页第27页/共61页6、大尺寸器件的设计 单个MOS管的尺寸沟道宽度一般小于20微米，且宽长比W/L1 MOS管宽长比（W/L）比值大

7、于10：1的器件可称为大尺寸器件。在版图上需要做特殊处理。第28页/共61页大尺寸器件普遍应用于：缓冲器（buffer）、运放对管、系统输出级。第29页/共61页buffer对管第30页/共61页缓冲器中的一级反相器第31页/共61页运放对管第32页/共61页大尺寸器件存在的问题：寄生电容；栅极串联电阻 大面积的栅极与衬底之间有氧化层隔绝，形成平板电容第33页/共61页 细长的栅极存在串联电阻，导致栅极两端电压不同栅电压降低第34页/共61页MOS管寄生电容值0CLWCMOS管栅极串联电阻值RLWR/第35页/共61页GSD第36页/共61页 设计方法 （1）分段 大尺寸MOS管分段成若干小尺

8、寸MOS管。(b)截成4段（W/L=50/1）(a)MOS管的W/L=200/1第37页/共61页（2）源漏共用 合并源/漏区，将4个小MOS管并联(a)形成S-G-D、S-G-D排列第38页/共61页(b)左起第二个和第四个MOS管的、和漏互换第39页/共61页(c)将相邻S、D重叠第40页/共61页 并联后MOS管宽长比与原大尺寸管宽长比相同；并联小MOS管个数为N，并联管的宽长比等于原大尺寸管宽长比的1/N；栅极串联电阻为原大尺寸管寄生电容的1/N第41页/共61页 源漏共用只能在两个同类型MOS管中连接相同节点的端口之间实现；源漏共用可以在两个有相同节点的同类型MOS管（如与非门的两个

9、P管）之间实现注意！第42页/共61页7、器件连接 实现源漏共用之后，需要将相应的端口连接才能形成完整的MOS管。将源极、漏极分别用梳状金属线连接，栅极用多晶硅作为引线连接。注意：过长的多晶硅引线将导致较大的线电阻；为了减小接触电阻，应尽量多做引线孔第43页/共61页GSD并联后连接源和漏的金属线形成“叉指”结构。第44页/共61页为节省面积，可以适当考虑减少引线孔，使金属线跨越器件；并尽量将器件设置成矩形第45页/共61页8、MOS管阵列的版图实现 (1)MOS管的串联。N1的源、漏区为X和Y，N0的源、漏区为Y和Z。利用源漏共用，得到两个MOS管串联连接的版图。电路图 N1和N0串联版图

10、N1、N0版图第46页/共61页 任意个MOS管串联。例如3个MOS管串联的版图。电路图 版图 第47页/共61页（2）MOS管并联(并联是指它们的源和源连接，漏和漏连接，各自的栅还是独立的。)电路图 版图 栅极水平放置第48页/共61页栅极竖直方向排列电路图 版图 第49页/共61页 三个或三个以上MOS管并联。类似大尺寸MOS管的拆分连接源和漏的并联都用金属连接（叉指型）第50页/共61页（3）MOS管的复联 复联是同时存在MOS管串联和并联的情况。第51页/共61页 棒状图设计：为了方便地从电路中得到最有效的源漏共用版图，可以使用“棒状图设计”，在绘制版图之前先制作结构草图。可以很好的解决器件布局问题二、集成电路版图设计方法第52页/共61页 “混合棒状图”法：矩形代表有源区(宽度不限)；实线代表金属；虚线代表多晶硅；“”代表引线孔。其它层次不画,通常靠近电源vdd的是P管，靠近地线gnd的是N管。第53页/共61页反相器棒状图第54页/共61页电路图-棒状图-版图第55页/共61页ab第56页/共61页第57页/共61页第58页/共61页第59页/共61页练习 三输入与非门、或非门棒状图第60页/共61页感谢您的欣赏！第61页/共61页