数字设计设计总结基础篇.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《数字设计设计总结基础篇.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 设计 总结 基础
- 资源描述:
-
1、基本概念逻辑电路分为两大类:v组合逻辑电路(combinational logic circuit)v时序逻辑电路(sequential logic circuit)任何时刻的输出仅取决与当时的输入任何时刻的输出仅取决与当时的输入任一时刻的输出不仅取决与当时的输入,任一时刻的输出不仅取决与当时的输入,还取决于过去的输入序列还取决于过去的输入序列电路特点:无反馈回路、无记忆元件电路特点:无反馈回路、无记忆元件电路特点:有电路特点:有反馈回路反馈回路、有、有记忆元件记忆元件一 组合电路的综合根据给出的实际问题,求出实现这一逻辑功能的电路。v进行逻辑抽象,得到真值表或逻辑函数式v选择器件的类型v逻辑
2、化简或变换成适当的形式v电路处理,得到电路图2N0N1N2N3EN_L+5VD0_LD7_LD8_LD15_L用用74x13874x138设计设计4-16译码器译码器思路:思路:1616个输出需要个输出需要 片片74x13874x138?Y0Y7ABCG1G2AG2BY0Y7ABCG1G2AG2BU1U2 任何时刻只有任何时刻只有一片在工作。一片在工作。4 4个输入中,个输入中,哪些位控制片选哪些位控制片选哪些位控制输入哪些位控制输入3用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF=(X,Y,Z)(0,3,6,7)4A2A1A0G
3、SEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2 2个个74x14874x148级联为级联为16164 4优先编码器优先编码器5扩展多路复用器扩展位v如何实现8输入,16位多路复用器?由8输入1位8输入16位需要16片74x151,每片处理输入输出中的1位选择端连接到每片的C,B,A注意:选择端的扇出能力 (驱动16个负载)ENYYABCD0D76扩展多路复用器扩展数据输入端的数目v如何实现32输入,1位多路复用器?数据输入由832,需4片如何控制选择输入端?分为:高位低位高位译码器进行片选低位接到每片的C,B,A4片输出用或门得最终输
4、出ENYYABCD0D77D0D1D2D3D4D5D6D7A0A1A2Y用双用双4选选1数据选择器构成数据选择器构成8选选1数据选择器数据选择器8用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路 10niiiDmENY当使能端有效时,当使能端有效时,10niiiDmY最小项之和形式最小项之和形式ENABCD0D1D2D3D4D5D6D7YY74x151实现逻辑函数实现逻辑函数 F=F=(A,B,C)(A,B,C)(0,1,3,7)(0,1,3,7)CBAVCCF9YZWX00 01 11 10000111101111111YWX00 01 11 100110ZZZZZ0思考:利用思考:
5、利用74x15174x151实现逻辑函数实现逻辑函数F=F=(W,X,Y,Z)(W,X,Y,Z)(0,1,3,7,9,13,14)(0,1,3,7,9,13,14)降维:由降维:由4 4维维3 3维维10ENABCD0D1D2D3D4D5D6D7YY74x151VCCYXWFZ利用利用74x15174x151实现实现F=F=(W,X,Y,Z)(W,X,Y,Z)(0,1,3,7,9,13,14)(0,1,3,7,9,13,14)0 2 6 4 1 3 7 5 YWX00 01 11 100110ZZZZZ0说明:用具有说明:用具有n位地址位地址输入端的多路复用器,输入端的多路复用器,可以产生任何
6、形式的输可以产生任何形式的输入变量数不大于入变量数不大于n+1的的组合逻辑函数。组合逻辑函数。11利用带使能端的二进制译码器作为多路分配器利用带使能端的二进制译码器作为多路分配器ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138DST0_LDST7_L数据输入数据输入 SRCEN_L利用利用74x13974x139实现实现2 2位位4 4输出多路分配器(输出多路分配器(P285P285)DSTSEL0DSTSEL1DSTSEL2地址地址选择选择 利用使能端作为数据输入端利用使能端作为数据输入端数据输入数据输入 SRCEN_L12奇偶校验的应用用于检测代码在传输和存储过程中是否出
7、现差错用于检测代码在传输和存储过程中是否出现差错AEVENODD74x280HIAEVENODD74x280HI发发端端收收端端DB0:7DB0:7ERROR发端保证有偶数个发端保证有偶数个1 1收端收端 ODD ODD 有效表示出错有效表示出错奇数奇数EVENEVEN13比较器的串行扩展XD11:0YD11:03:07:411:8XY+5VABIABOA0A3B0B374x85ABIABOA0A3B0B374x85ABIABOA0A3B0B374x853 3片片74x8574x85构成构成1212位比较器位比较器低位低位高位高位143 3片片74x68274x682构成构成2424位比较器位
8、比较器P0P7 P=QQ0Q7 PQP0P7 P=QQ0Q7 PQP0P7 P=QQ0Q7 PQ7:015:823:16P23:0Q23:0PEQQPGTQ比较器的并行扩展P338 6.1.4P340 图图6-715二 时钟同步状态机设计v根据命题构造状态/输出表v状态化简(状态最小化)v状态编码(选择状态变量)v建立转移/输出表,得到状态和输出方程v选择触发器作为状态存储器v构造激励表,得到激励方程v画逻辑电路图161、逻辑抽象,得到状态图(表)、逻辑抽象,得到状态图(表)2、状态编码、状态编码取自然二进制数取自然二进制数 000111作为作为 S0 S7 的编码的编码对时钟信号计数,可不用
9、输入对时钟信号计数,可不用输入 Moore Moore机机取进位信号为输出变量取进位信号为输出变量需要需要8 8个有效状态个有效状态设计一个3位二进制模8计数器S0/0S1/0S3/0S4/0S2/0S5/0S7/1S6/0000111110101001010011100173、构造转移构造转移/输出表,求取输出表,求取 状态转移方程状态转移方程 和和 输出方程输出方程S0/0S1/0S3/0S4/0S2/0S5/0S7/1S6/00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q2 Q1 Q0Q2*Q1*Q0*CS0S1S2S3S4S5S6S70 0 10 1
展开阅读全文