数字电路基础-PPT课件.pptx

1、LOGO 电子技术基础电子技术基础(数字部分数字部分)张岩是电类专业的：是电类专业的：1.1.课程性质：课程性质：获得适应信息时代的数字电子技术方面的基本理论、获得适应信息时代的数字电子技术方面的基本理论、基本知识和基本技能。培养分析和解决实际问题的能力，基本知识和基本技能。培养分析和解决实际问题的能力，为以后学习与数字电子技术相关学科和专业应用打好以为以后学习与数字电子技术相关学科和专业应用打好以下两方面的基础下两方面的基础:2.2.课程目标：课程目标：1 1）正确分析、设计数字电路，特别是集成电路）正确分析、设计数字电路，特别是集成电路 2 2）进一步学习设计专用集成电路）进一步学习设计专

2、用集成电路(ASIC)(ASIC)具入门性质的具入门性质的、重要的专业基础课重要的专业基础课 3.3.课程研究内容课程研究内容 -数字信号传输、变换、产生等数字信号传输、变换、产生等。内容涉及信内容涉及信号处理的器件、功能电路及系统。号处理的器件、功能电路及系统。4.4.课程特点与学习方法课程特点与学习方法1)1)发展快发展快2)2)应用广应用广3)3)工程实践性强工程实践性强 学习方法学习方法打好基础、打好基础、关注发展、关注发展、主动更新、主动更新、注重实践注重实践课程学习中课程学习中:了解电路功能的应用背景了解电路功能的应用背景,注重学习分析问题、解决问题注重学习分析问题、解决问题能力的

3、培养。能力的培养。课程特点课程特点每每1818个月芯片的集成度提高个月芯片的集成度提高1 1倍倍,而功耗下降一半。而功耗下降一半。注重理解和掌握功能部件的外特性、多练习、多动手注重理解和掌握功能部件的外特性、多练习、多动手数电的内容数电的内容第第1 1章章 数字逻辑数字逻辑概论概论 第第2 2章章 逻辑代数与逻辑代数与HDLHDL基础基础第第3 3章章 逻辑门电路逻辑门电路 第第4 4章章 组合逻辑电路组合逻辑电路第第5 5章章 锁存器与触发器锁存器与触发器 第第6 6章章 时序逻辑电路时序逻辑电路第第7 7章章 存储器存储器 复杂可编程逻辑器件和现场可编程门阵列复杂可编程逻辑器件和现场可编程

4、门阵列第第8 8章章 脉冲波形的产生与变换脉冲波形的产生与变换第第9 9章章 数模与模数转换器数模与模数转换器第第1010章章 数字系统设计基础数字系统设计基础第一章第一章 数字逻辑概论数字逻辑概论v1.11.1数字电路与数字信号数字电路与数字信号v1.21.2数制数制v1.31.3逻辑函数及其表示方法逻辑函数及其表示方法1.11.1数字电路与数字信号数字电路与数字信号信号承载信息，即信号是信息的物理表现形式信号承载信息，即信号是信息的物理表现形式 温度波动曲线温度波动曲线 T/2 200.5 2 200.0 2 199.5 0 10 80 70 60 50 40 30 20 t/s 电子系统

5、处理电信号，其物理形式是电压或电流波形电子系统处理电信号，其物理形式是电压或电流波形 声音、图像、亮度、温度等等物理信息，都可以通过传感器转换而得到相声音、图像、亮度、温度等等物理信息，都可以通过传感器转换而得到相应的电信号应的电信号信号波形代表了相应物理量的变化信号波形代表了相应物理量的变化OtOtOt正弦波正弦波三角波三角波调幅波调幅波模拟信号：在时间和幅值上都是连续的信号模拟信号：在时间和幅值上都是连续的信号 具有无限密集的时间定义区间具有无限密集的时间定义区间 具有无穷密集的数值定义区间具有无穷密集的数值定义区间模拟信号与数字信号模拟信号与数字信号0t数字信号：在时间和幅值上都是离散的

6、信号数字信号：在时间和幅值上都是离散的信号 仅在确定的时间点上有定义仅在确定的时间点上有定义(t(tn n)定义时间点上的信号幅度仅有量化区间上的数值定义时间点上的信号幅度仅有量化区间上的数值(量化编码量化编码)数字逻辑信号和波形数字逻辑信号和波形用符号用符号0 0和和1 1来表示幅度，称为逻辑来表示幅度，称为逻辑0 0和逻辑和逻辑1 1数字波形是逻辑电平对时间的图形表示。数字波形是逻辑电平对时间的图形表示。1 0 (a)(a)非周期数字波形非周期数字波形 1 0 (b)(b)周期数字波形周期数字波形v二进制数字波形（二进制数字波形（bit）一个比特表示两个状态，多个状态要用更多比特才能表示一

7、个比特表示两个状态，多个状态要用更多比特才能表示 在数字电子技术和计算机应用中，采用多比特数字信号在数字电子技术和计算机应用中，采用多比特数字信号1023222120MSB二值波形位值LSB1010101010101000000000111111110011001100001111000000001111111132107654101181491512 13十进制数v 多比特二进制信号的串行或并行处理多比特二进制信号的串行或并行处理 v 1）串行方式：多比特信号按比特位依次处理，要求信号按位依次传）串行方式：多比特信号按比特位依次处理，要求信号按位依次传送送v 2）并行方式：多比特信号的所有位

8、同时处理，要求各比特位要同时）并行方式：多比特信号的所有位同时处理，要求各比特位要同时传送传送打印机01100LSB11MSB计算机(a)0时 钟 线数 据 线012345671010M SBLSB00110110CP串 行数 据t1.21.2数制数制v1.1.十进制：十进制：v以十为基数的记数体制表示数的十个数码：以十为基数的记数体制表示数的十个数码：v1、2、3、4、5、6、7、8、9、0v遵循遵循逢十进一逢十进一的规律的规律143.75=21012105107103104101 任意一个十进制数任意一个十进制数N N可以表示成：可以表示成：1010iiiMaai：第：第i位的系数位的系数

9、v2.2.二进制：二进制：v以二为基数的记数体制表示数的两个数码：以二为基数的记数体制表示数的两个数码：v0、1v遵循遵循逢二进一逢二进一的规律的规律（101.11）2=210122121212021 =（5.75）10任意一个二进制数任意一个二进制数N N可以表示成：可以表示成：22iiiMbv3.3.八进制：八进制：以八为基数的记数体制表示数的以八为基数的记数体制表示数的八个数码：八个数码：0、1、2、3、4、5、6、7v遵循遵循逢八进一逢八进一的规律的规律v任意一个八进制数任意一个八进制数N N可以表示成：可以表示成：v4.4.十六进制：十六进制：v0、1、2、3、4、5、6、7、8、9

10、、A、B、C、D、E、Fv任意一个十六进制数展开式为：任意一个十六进制数展开式为：88iiiMo1616iiiMh数置转换数置转换v1.1.二二 十进制转换十进制转换v2.2.十十 二进制转换二进制转换v3.3.十十 二进制转换二进制转换v4.4.二进制二进制 八进制转换八进制转换v5.5.二进制二进制 十六进制转换十六进制转换v6.6.十六进制二进制转换十六进制二进制转换 v7.7.十六进制数与十进制数的转换十六进制数与十进制数的转换v第二章第二章 逻辑代数与硬件描述语言逻辑代数与硬件描述语言v2.12.1逻辑代数逻辑代数v2.22.2逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法逻辑函数与真

11、值表逻辑函数与真值表逻辑代数逻辑值逻辑运算运算的表示0、1 代表两种不同的状态三个基本运算与、或、非最基本的表示真值表逻辑变量取值为逻辑值0 或 1 A BF0 000 101 011 11例：给定函数F=(A,B)两个自变量，共有四种取值组合F(0,0)=0；F(0,1)=0；F(1,0)=1；F(1,1)=1；三个自变量，有八种取值组合四个自变量，有十六种取值组合序号序号公式公式a公式公式b名称名称1A 0=0A+1=10-1律律2A 1=AA+0=A自等律自等律3A B=B AA+B=B+A交换律交换律4A (B C)=(A B)CA+(B+C)=(A+B)+C结合律结合律5A (B+C

12、)=A B+A CA+B C=(A+B)(A+C)分配律分配律6互补律互补律7A+A=AA A=A重叠律重叠律8非非非非律律9A+AB=AA (A+B)=A吸收吸收律律10摩根律摩根律0AA 1AA AA BABA A+BAB例 证明ABA BABA B，按A、B取值 A BA BA+BA+B0 01 10+0=1100=110 11 00+1=0001=111 00 11+0=0010=111 10 01+1=0011=00，情况列出真值表，从表中可以直接得出结果。ABA B d c b a B A 220 逻辑描述示意 F 一个控制楼梯照明灯的电路。A、B是两个单刀双掷开关，A装在楼上，B

13、装在楼下。共同控制灯F的亮、灭。试写出灯F亮的逻辑函数。只有开关A、B 都接上面或都接下面时，灯F才亮。而一个接上面，另一个接下面时，灯不亮。逻辑描述问题分析 工程上，一般先提出逻辑命题，然后用真值表加以描述，最后写出逻辑函数表达式。ABF001010100111真值表假设输入变量为A、B；用0表示开关接下面，1表示接上面假设输出变量为F；用0表示灯灭，用1表示灯亮则输入输出变量之间的关系可以用真值表来表示由真值表，在A、B的四种组合中，只有一、四两种能使灯亮。这两种情况中，A、B之间是与的关系，而两种状态之间则是或的关系。故灯亮的逻辑函数为：逻辑函数：BABAF2.2逻辑函数的卡诺图化简法逻

14、辑函数的卡诺图化简法v另外的课件第三章第三章 逻辑门电路逻辑门电路v3.1MOS3.1MOS逻辑门电路逻辑门电路v3.2TTL3.2TTL逻辑门电路逻辑门电路1 1 高、低电平产生的原理高、低电平产生的原理+5V R vo S vI 当当S S闭合，闭合，O O=当当S S断开，断开，O O=0 V0 V+5 V+5 V(低电平低电平)(高电平高电平)理想的开关：理想的开关：接通状态：接通状态：要求阻抗越小越好，相当于短路。要求阻抗越小越好，相当于短路。断开状态断开状态：要求阻抗越大越好，相当于开路。要求阻抗越大越好，相当于开路。iD/mA O vDS/VVGS1 VGS2 VGS3 VGS4

15、 饱和区饱和区 可变电阻区可变电阻区 截止区截止区2.2.产生的高、低电平半导体器件产生的高、低电平半导体器件 vO Rd VDD vI Rc VCC VCC vCE iC Rc vo vI Rb VCC 工作在可变电阻区工作在可变电阻区:输出低电平输出低电平工作在饱和区工作在饱和区:输出低电平输出低电平27非逻辑门中，小圆圈表示非运算。非逻辑门中，小圆圈表示非运算。可以表示在输入端或输出端可以表示在输入端或输出端对应三种基本逻辑运算，分别有三种门符号对应三种基本逻辑运算，分别有三种门符号F=AB A B&F=A +B A B 1 FA A 1 FA A 1 与门与门或门或门非门非门3种基本逻

16、辑门种基本逻辑门基本逻辑门的真值表和相应的基本运算完全相同基本逻辑门的真值表和相应的基本运算完全相同281.与、非合成为与非逻辑与、非合成为与非逻辑2.或、非合成为或非逻辑或、非合成为或非逻辑常用的复合逻辑及其逻辑门常用的复合逻辑及其逻辑门与非门：与非门：当且仅当输入全部为当且仅当输入全部为1 1时时输出才为输出才为0 0或非门：或非门：当且仅当输入全部为当且仅当输入全部为0 0时时输出才为输出才为1 1FAB A B A B FAB 0 0 1 0 1 1 1 0 1 1 1 0&FAB A B A B FAB 0 0 1 0 1 0 1 0 0 1 1 0 1 293 异或逻辑及同或逻辑异

17、或逻辑及同或逻辑异或门：异或门：输入相异，输出为输入相异，输出为1 1同或门：同或门：输入相同，输出为输入相同，输出为1 1异或逻辑异或逻辑同或逻辑同或逻辑BABABAFBAABBAF FAB A B A B FAB 0 0 0 0 1 1 1 0 1 1 1 0 =1 FAB A B A B FAB 0 0 1 0 1 0 1 0 0 1 1 1 =1 第四章第四章 组合逻辑电路组合逻辑电路v4.14.1组合逻辑电路的分析与设计组合逻辑电路的分析与设计v4.24.2若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路31组合逻辑电路的一般设计步骤（四步法）组合逻辑电路的一般设计步骤（四步法）

18、原则：电路要原则：电路要最简（要求所用器件的种类和数量都尽可能最简（要求所用器件的种类和数量都尽可能 少，且器件之间的连线也最少少，且器件之间的连线也最少)。1.1.根据实际逻辑问题确定输入、输出变量，并定义逻辑状态根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；的含义；根据题意列真值表根据题意列真值表逻辑式逻辑式化简化简卡诺图卡诺图化简化简画逻辑电路图画逻辑电路图写最简逻辑式写最简逻辑式 4.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.2.根据输入、输出的因果关系，列出真值表；根据输入、输出的因果关系，列出真值表；3.3.由真值表写出逻辑表达式，根据需要简化和变换逻辑表

19、达式由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式4.4.画出逻辑图画出逻辑图322.设计举例设计举例1 设计一个表决电路，该电路输入为设计一个表决电路，该电路输入为A A、B B、C C，输出是，输出是L L。当。当输入有两个或两个以上为输入有两个或两个以上为1 1时，输出为时，输出为1 1，其他情况输出为，其他情况输出为0 0。用与非门设计该表决电路。用与非门设计该表决电路。解：解：例例1 1 1 1）根据题意可列出真值表根据题意可列出真值表2 2）画出卡诺图画出卡诺图 0 0 1 0 0 1 1 1 00 01 11 10 0 1 A BC 3 3）简化和变换逻辑表达式）简化和变换

20、逻辑表达式 L=AB+AC+BC ABC L00000101001110010111011100010111BCACABL LA AB BC C+5V+5V要设要设计的计的逻辑逻辑电路电路33 3 3）简化和变换逻辑表达式）简化和变换逻辑表达式 BCACABBCACAB L=AB+AC+BC 4）画出逻辑电路图）画出逻辑电路图。A B C&L 342.设计举例设计举例2某董事会有一位董事长和三位董事进行表决，当满足以下某董事会有一位董事长和三位董事进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。

21、试用两输入与非门设计满意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。足上述要求的表决电路。解解 1)1)逻辑抽象。逻辑抽象。2)2)列出真值表；列出真值表；3)3)画出卡诺图，求输出画出卡诺图，求输出L L的表达式；的表达式；用变量用变量A A、B B、C C、D D表示输入，表示输入，A A代表董事长，代表董事长，B B、C C、D D代表代表董事，董事，1 1表示同意，表示同意，0 0表示不同意；表示不同意；用用L L表示输出，表示输出，L L1 1，代表决议通过，代表决议通过，L L0 0，代表不通过。，代表不通过。4)4)画出由与非门组成的逻辑电路。画出由与非

22、门组成的逻辑电路。352.设计举例设计举例2L=AB+AC+AD+BCD 10 11 01 00 CD 00 01 11 10 AB 0 0 0 0 0 0 1 0 1 1 1 1 0 1 1 1 L 输输 入入出出ABCDL00000001001000110100010101100111输输 入入出出ABCDL1000100110101011110011011110111101111111 2)2)列出真值表列出真值表 3)3)画出输出画出输出L L的卡的卡诺图并化简得诺图并化简得 BCDAB4)4)画出由与非门组成的逻辑电路。画出由与非门组成的逻辑电路。00000001AC2.设计举例设计

23、举例2L=AB+AC+AD+BCDCDBADACABL 4)4)画出由与非门组成的逻辑电路。画出由与非门组成的逻辑电路。(1)由逻辑图写出各输出端的逻辑表达式由逻辑图写出各输出端的逻辑表达式(2)化简和变换各逻辑表达式或列真值表化简和变换各逻辑表达式或列真值表(3)根据真值表或逻辑表达式确定逻辑电路功能根据真值表或逻辑表达式确定逻辑电路功能2.组合逻辑电路的分析步骤：组合逻辑电路的分析步骤：1.分析的目的：确定电路的的逻辑功能分析的目的：确定电路的的逻辑功能化简化简得出结论（逻辑功能）得出结论（逻辑功能）组合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式分析方法：分析方法：38&ABYA

24、BAABBAB异或门异或门例例1 1：分析下图所示逻辑电路：分析下图所示逻辑电路A ABB AB()()A ABB ABABABABY=AAB BAB组合逻辑电路的分析举例组合逻辑电路的分析举例方法方法1 1：直接写出逻辑表达式：直接写出逻辑表达式例例2 一个双输入端、双输出一个双输入端、双输出端的组合逻辑电路如图端的组合逻辑电路如图所示，分析该电路功能。所示，分析该电路功能。Z2 Z3 S B A Z1 C&1 ABABA ABB 232312SZZZZA ZB Z()()A ABB AB1CZAB输输 入入输输 出出ABSC0000011010101101逻辑功能：半加器逻辑功能：半加器

25、A ABB ABABABAB方法方法2 2：逐级变量代换：逐级变量代换40例例3 逻辑电路如图所示，分析该电路功能逻辑电路如图所示，分析该电路功能=1=1 L B C A Z CZL 1.根据逻辑图写出输出函数的逻辑表达式根据逻辑图写出输出函数的逻辑表达式2.列写真值表列写真值表 BAZ )(CBAL 1011100011011011100101110110101010000000CBA方法方法3：通过真值表确：通过真值表确定逻辑功能：定逻辑功能：解：解：CBA )(CBA 电路完成奇校验功能电路完成奇校验功能4.24.2若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路v编码器编码器v译码

26、器译码器v数据选择器数据选择器v数值比较器数值比较器v算数运算电路算数运算电路 编码器编码器 (Encoder)(Encoder)的概念与分类的概念与分类编码：赋予二进制代码特定含义的过程称为编码。编码：赋予二进制代码特定含义的过程称为编码。如：如：8421、BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用1000001表示字母表示字母A等等编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。编码器编码器 编码器的分类：编码器的分类：普通编码器普通编码器 优先编码器。优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信号，任何时候只

27、允许输入一个有效编码信号，否则输出就会发生混乱。否则输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有效编码信号。允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先当同时输入几个有效编码信号时，优先 编码器能按预先设定的优先级别，只对编码器能按预先设定的优先级别，只对 其中优先权最高的一个进行编码。其中优先权最高的一个进行编码。44 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 VCC 1k10&1&GS D C B A 十个按键十个按键 输出代码输出代码 控制使能标志控制使能标志 1.1.数字键盘输入数

28、字键盘输入8421BCD8421BCD码编码器分析码编码器分析（1 1）逻辑图逻辑图45（2）功能表 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9D8D4D2D1GS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器为输入低电平有效该编码器为输入低电平有效1.1.键盘输入

29、键盘输入8421BCD8421BCD码编码器码编码器 Y1 Y0 I0 I1 I2 I3 4输输入入二进制码输出二进制码输出2.4线线2线编码器设计线编码器设计I0 I1I2I3Y1Y0100000010001001010000111（2）逻辑功能表编码器的输入为高电平有效。编码器的输入为高电平有效。（1）逻辑框图321032101IIIIIIIIY 321032100IIIIIIIIY 分类：分类：译码译码：译码是编码的逆过程，它能将二进制码翻译成代表译码是编码的逆过程，它能将二进制码翻译成代表 某一特定含义的信号某一特定含义的信号.(.(即电路的某种状态即电路的某种状态)译码器的定义和功能

30、译码器的定义和功能译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之一一对应的将一系列代码转换成与之一一对应的有效信号。有效信号。将一种代码转换成另一种代码。将一种代码转换成另一种代码。二进制译码器二进制译码器 二二-十进制译码器十进制译码器显示译码器显示译码器常见的有：常见的有：0 01 10 00 00 01 10 00 01 10 01 10 00 00 00 01 10 00 01 10 00 00 01 11 1Y Y3 3Y Y2 2Y Y1 1Y Y0 0B BA A译码器的功能：

31、将每个输入的二进制代码译成译码器的功能：将每个输入的二进制代码译成 对应的高、低电平信号对应的高、低电平信号 1 10 00 00 00 01 10 00 00 00 01 10 00 00 00 01 1Y Y0 0Y Y1 1I I3 3I I2 2I I1 1I I0 0 编码器逻辑功能表编码器逻辑功能表1 11 10 01 11 10 00 00 0译码器功能表译码器功能表(1)(1)二进制译码器二进制译码器 x0 x1 xn-1 y0 y1 1 ny EI 使能输入使能输入 二进制二进制译码器译码器 当使能输入端当使能输入端EI为有效电平时，对应每一组输入代码，只有为有效电平时，对应

32、每一组输入代码，只有其中一个输出端为有效电平（输入少其中一个输出端为有效电平（输入少-输出多）输出多）n 个输个输入端入端使能输使能输入端入端 2n个输个输出端出端2.2.集成电路译码器集成电路译码器输输 入入输出输出EIEIA AB BY Y0 0Y Y1 1Y Y2 2Y Y3 3H HH HH HH HH HL LL LL LL LH HH HH HL LL LH HH HL LH HH HL LH HL LH HH HL LH HL LH HH HH HH HH HL L译码器译码器74HC13974HC139的内部电路的内部电路 EIEI 1 1 A A 1 1 1 1&y y0 0

33、y y1 1y y2 2y y3 3B B 功功 能能 表表BAEIY 0BAEIY 1逻辑表达式：逻辑表达式：74HC138(74LS138)集成译码器集成译码器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图示意框图示意框图 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1 1、数据选择器的定义与功能、数据选择器的定义与功能 功能：功能：在通道选择信号的在通道选择信号的作用下，将多个通道的作用下

34、，将多个通道的数据分时传送到公共的数据分时传送到公共的数据通道上去的。（输数据通道上去的。（输入多，输出少）入多，输出少）通通道道选选择择数数据据输输出出 I0 I1 1n2I 数据选择器：数据选择器：能实现数据选择功能的逻辑电路。相当于多个能实现数据选择功能的逻辑电路。相当于多个输入的单刀多掷开关，又称输入的单刀多掷开关，又称“多路开关多路开关”。0 0 B A EI 1 1 1 D0 D1 D2 D3&1 Y D D0 0D D1 1D D2 2D D3 30 11 01 1工作原理及逻辑功能工作原理及逻辑功能012300112233()YD BAEID BAEID BAEID BAEIE

35、I m Dm Dm Dm D=1=10 0=0=00 0 1 1Y YA AB BENEN地址地址使能使能输出输出输输 入入功能表功能表0 00 00 0D D0 00 00 01 1D D1 10 01 10 0D D2 20 01 11 1D D3 37474HC15151功能框图功能框图D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S0 CP 0 L 0 0 1 0 0 1 1 1 0 t t 000 001 010 011 100 101 110 111 0 00 01 10 01 10 00 01 11 11 10 00 01 10 01 11 11 10 0

36、1 11 11 1=D1=1=D2=0=D3=0=D4=1=D5=1=D6=0=D7=1实现并行数据到串行数据的转换实现并行数据到串行数据的转换并并 入入串串 出出0 00 00 0=D0=0 0 1 0 0 1 1 0 1 L Q2 Q1 Q0 计数器 C P 74H C 151 D0D1D2D3D4D5D6D7 E S2 S1 S0 Y 第五章第五章 锁存器和触发器锁存器和触发器v5.15.1双稳态双稳态v5.25.2锁存器锁存器v5.35.3触发器触发器v5.45.4触发器逻辑功能触发器逻辑功能SR锁存器锁存器逻辑符号逻辑符号 S Q Q R S R 置置1端端置置0端端SR0 00 0

37、0 00 00 00 01 11 10 01 10 00 00 01 11 10 01 10 00 01 11 10 01 11 11 11 10 0非定义非定义1 11 11 1非定义非定义逻逻 辑辑 功功 能能 表表nQ1nQ不变不变置置0 0置置1 1非定义非定义状态状态nQ :电路的初态电路的初态信号输入前的状态信号输入前的状态1n Q:电路的次态电路的次态信号输入后的新态信号输入后的新态称称 S为置为置“1”端，端，R为置为置“0”端，端，均为高电平有效均为高电平有效不变不变置置1不变不变置置0置置1不变不变不变不变3）工作波形工作波形01 S R 001000000010QQ S

38、Q Q R S R 61工作原理工作原理 S CP R&G3 G1 G2 G4 Q4 Q3 Q Q S=0；R=0：Qn+1=Qn S=1；R=0：Qn+1=1 S=0；R=1：Qn+1=0 S=1；R=1：Qn+1=CP=1：CP=0：状态不变0 1&在触发器状态改变的描述中，引入了时间的顺序：n 和 n+1。这是时序电路的特征状态发生变化62 CP S R Q SRQn+1 00Qn 01 0 10 1 11 同步RS触发器真值表在CP为低电平期间其状态不变。在CP为高电平期间的R、S信号影响触发器的状态。4.4.工作波形工作波形 D锁存器锁存器1.逻辑门控逻辑门控D锁存器锁存器 1D C

39、1 Q Q E D 国标逻辑符号国标逻辑符号 R E D&1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G5 逻辑电路图逻辑电路图R=DS=0 R=1若若D=0：Q=0若若D=1：Q=1E=0不变不变E=1S=DS=1 R=0 逻辑功能表逻辑功能表nQ1n QD000010101111特性方程特性方程Qn+1=D状态转换图状态转换图 D=1 D=0 D=0 D=1 0 1 工作特点：在工作特点：在CP低电平期间存储信号，低电平期间存储信号，在在CP的上升沿，状态变化。的上升沿，状态变化。触发器触发器的电路结构和工作原理的电路结构和工作原理触发器触发器-对脉冲边沿敏感对

40、脉冲边沿敏感，其状态只在时钟脉冲，其状态只在时钟脉冲 的的上升沿上升沿或或下降沿下降沿的瞬间改变。的瞬间改变。CP CP 主从触发器、维持阻塞触发器、利用传输延迟的触发器、主从触发器、维持阻塞触发器、利用传输延迟的触发器、CP D 对对CP上升沿敏感的边沿触发器上升沿敏感的边沿触发器工作波形工作波形 C1 1D Q Q 第六章第六章 时序逻辑电路时序逻辑电路v6.16.1时序逻辑电路的基本概念时序逻辑电路的基本概念v6.26.2同步时序逻辑电路的分析和设计同步时序逻辑电路的分析和设计v6.36.3异步时序电路的设计异步时序电路的设计v6.46.4若干典型的时序逻辑集成电路若干典型的时序逻辑集成

41、电路计数器计数器 采用后九种状态作为有效状态，用反馈置数法采用后九种状态作为有效状态，用反馈置数法 构成九构成九进制加计数器。进制加计数器。1 ABCDQQQQETRCOCPQDQCQBQA000001000120010.701118011191000151111 RCO ET EP 1 1 CP RD A A B B C C D D CP QA QB QC QD74161 LD 1 1 1 1 11 1 11 Q QD D Q QC C Q QB B Q QA A1 1 0 01 1 0 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 11 0 1 01

42、0 1 01 0 1 11 0 1 11 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 1 1000 0000 0001 0010 0111 0110 0101 0100 0011 QD QC QB QA 第七章第七章 存储器、复杂可编程器件和现场可编程门阵列存储器、复杂可编程器件和现场可编程门阵列v7.17.1只读存储器只读存储器 （ROMROM）v7.27.2随机存取存储器随机存取存储器 （RAMRAM）Read-Only Memory存储矩阵输出电路 地址译码器数据输出地址输入控制信号输入(CS、R)ROM的基本结构的基本结构ROM也由地址译码器、存储矩阵

43、和输出电路三部分组成地址译码部分与RAM相同，存储矩阵和输入输出控制电路由于存储机理不同而有较大区别A0A1A1A0Y0Y1Y2Y3D3D2D1D02 线线-4 线线译译码码器器熔熔丝丝连连通通代代表表 1编程前的PROM存储矩阵字线位线（1）二极管）二极管PROM的结构示意图的结构示意图A0 A1A1A0Y0Y1Y2Y3D3D2D1D 02 线线-4 线线译译码码器器熔熔丝丝断断开开代代表表 0编程后的PROM地 址A1A0D3D2D1D0内 容000101111000110110110101例 利用ROM实现的十进制数码显示（七段译码）A3 A2 A1 A0 D8 D4 D2 D1 ROM

44、 D1 D2 D3 CS D5 D6 D7 a b c d e f g OE a b c d e f g D4 只读存储器（ROM）译码或码制变换译码或码制变换 把欲变换的编码作为地址，译码结果或目的编码作把欲变换的编码作为地址，译码结果或目的编码作为相应存储单元中的内容为相应存储单元中的内容 0 1 2 3 4 5 6 7 0 1 1 1 1 1 1 0 7E 0 0 1 1 0 0 0 0 0C 0 1 1 0 1 1 0 1 B6 0 1 1 1 1 0 0 1 9E 0 0 1 1 0 0 1 1 CC 0 1 0 1 1 0 1 1 DA 0 1 0 1 1 1 1 1 FA 0 1

45、 1 1 0 0 0 0 0E 0 1 1 1 1 1 1 1 FE 0 1 1 1 0 0 1 1 CE 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A3 A2 A1 A0 D8 D4 D2 D1 ROM CS a b c d e f g OE ROM D1 D2 D3 D5 D6 D7 D4 0000地地址址单单元元的的内内容容对对应应七七段段数数码码0 1001 地地址址单单元元的的内内容容对对应应七七段段数数码码9 这这些些单单元元不不用用 只读存储器（ROM）思考：若填入的数值思考：若填入的数值分别是分别是7F、0D、B7、9F、CD、DB、FB、0F、FF、CF，译码，译码显示如何？显示如何？第八章第八章 脉冲波形的变换与产生脉冲波形的变换与产生v8.18.1单稳态触发器单稳态触发器v8.28.2施密特触发器施密特触发器v8.38.3多谐振荡器多谐振荡器v8.4 5558.4 555定时器及其应用定时器及其应用第九章第九章 数模与模数转换器数模与模数转换器v9.1D/A9.1D/A转化器转化器v9.2A/D9.2A/D转换器转换器LOGO