数字逻辑设计及应用-.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《数字逻辑设计及应用-.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑设计 应用
- 资源描述:
-
1、1 1Chapter 9 Memory,CPLD and FPGAChapter 9 Memory,CPLD and FPGA (存储器、存储器、CPLDCPLD和和FPGA)FPGA)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2 2 基于基于Xilinx FPGAXilinx FPGA的动态可重构配置课程的动态可重构配置课程 Xilinx 大学教师大学教师WorkShop 讲师为来自美国讲师为来自美国XILINX 大学计划部资深外籍讲大学计划部资深外籍讲师师 本课程介绍了如何利用本课程介绍了如何利用 ISE、PlanAhe
2、ad 与嵌入式开发套件(与嵌入式开发套件(EDK)软件工具构建、实现)软件工具构建、实现和下载可部分重配置(和下载可部分重配置(PR)FPGA 设计设计3 3 基于基于Xilinx FPGAXilinx FPGA的动态可重构配置课程的动态可重构配置课程 Xilinx 大学教师大学教师WorkShop本次培训配备硬件实验平台本次培训配备硬件实验平台参加者可以现场动手操作和演示参加者可以现场动手操作和演示申请原厂正版软件的捐赠(申请原厂正版软件的捐赠($5,000.00)4 4 http:/http:/ http:/¥560.00$79.00$59.00$49.00 About student p
3、ricing Shipping immediatelyBasys2 FPGA BoardXilinx Spartan 3E FPGA(100K or 250K gates)Intended for use with ISE or Webpack Digilent USB2 port providing board power,programming,and data transfers VGA&PS/2 connectors5 5Basys2 FPGA BoardBasys2 FPGA Board6 6 http:/http:/ http:/¥1180.00$149.00$99.00About
4、 student pricing Shipping immediatelyNexys2 FPGA BoardXilinx Spartan-3E FPGA(500K or 1200K gates)Intended for use with ISE,Webpack,or EDK Digilent USB2 port providing board power,programming,and data transfers 16MB Micron CellularRAM,4MB Numonyx StrataFlash,VGA,RS-232,high-speed expansion connector7
5、 7NexysNexys2 FPGA Board2 FPGA Board 8 8 基于基于Xilinx FPGAXilinx FPGA的动态可重构配置课程的动态可重构配置课程 西安电子科技大学西安电子科技大学 每天锻炼一小时,健康工作五十年,幸福每天锻炼一小时,健康工作五十年,幸福生活一辈子生活一辈子EDAEDA技术技术数字系统数字系统EDA技术技术9 9 Memory(半导体存储器半导体存储器)LSI在应用上分类:在应用上分类:专用型,为专门设备或用途而设计专用型,为专门设备或用途而设计 通用型,可用在不同数字设备中通用型,可用在不同数字设备中在制造工艺上分类:在制造工艺上分类:双极型双极型
6、 MOS型型半导体存储器指能够存储大量二值数据的半导体器件,半导体存储器指能够存储大量二值数据的半导体器件,按功能可分为:按功能可分为:只读存储器(只读存储器(READONLY MEMORY,ROM)信息数据可长期掉电保存于器件之中信息数据可长期掉电保存于器件之中 随机存取存储器(随机存取存储器(RANDOMACCESS MEMORY,RAM)可随时读出或写入数据、数据断电丢失可随时读出或写入数据、数据断电丢失Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1010 各种存储器中结构最简单的一种。在正常工作时它存储的数各种存储器中
7、结构最简单的一种。在正常工作时它存储的数据是固定不变的,只能读出,不能随时写入,故称只读存储器。据是固定不变的,只能读出,不能随时写入,故称只读存储器。分类:分类:使用的器件类型使用的器件类型:二极管二极管ROM双极型三极管双极型三极管ROMMOS管管ROM数据的写入方式数据的写入方式:固定固定ROM:无法更改,出厂时已定无法更改,出厂时已定可编程可编程ROM(PROM):):用户只可写入一次用户只可写入一次可擦可编程可擦可编程ROM(EPROM):):可写可擦,但费时长,操作可写可擦,但费时长,操作复杂复杂电抹可编程电抹可编程ROM(E2PROM)只读存储器(只读存储器(READONLY M
8、EMORY,ROM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)11 11ROM电路都包含地址译码器、存储单元矩阵和输出缓冲器三个部电路都包含地址译码器、存储单元矩阵和输出缓冲器三个部分:分:地址译码(与阵列)地址译码(与阵列)字线字线存储矩阵(或阵列)存储矩阵(或阵列)位线位线 输出缓冲(三态门控制)输出缓冲(三态门控制)只读存储器(只读存储器(READONLY MEMORY,ROM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1212 二极管二极管ROMA
9、1A0VCCW0W1W2W3D3D2D1D0D3D2D1D0存存储储矩矩阵阵地地址址译译码码器器EN或阵或阵与阵与阵固定固定ROM:掩模只读存储器掩模只读存储器 两两 位地址输入位地址输入:A1 ,A0;四四 位数据输出位数据输出:D3,D2,D1,D0;存存 储单元为二极管;储单元为二极管;存储容存储容 量量 为为 4 4 位。位。只读存储器(只读存储器(READONLY MEMORY,ROM)1313工作原理:工作原理:地址译码器将地址地址译码器将地址A1A0译成译成W0W3中的一个高电平输出信号。中的一个高电平输出信号。存储矩阵实际上是一个编码器,当存储矩阵实际上是一个编码器,当W0W3
10、输出高电平信号,则输出高电平信号,则在在D0D3输出一个四输出一个四 位二值代码。位二值代码。A1A0=10,W2=1,W0=W1=W3=0,只有只有D2一根位线与一根位线与W2之间有之间有二极管,二极管导通,二极管,二极管导通,D2=1,D0=D1=D3=0 D3D2D1D0=0100ROM 中的数据表中的数据表 地址地址 数据数据 A1 A0 D3 D2 D1 D0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 1 0 只读存储器(只读存储器(READONLY MEMORY,ROM)Digital Logic Design and Applicat
11、ion(数字逻辑设计及应用数字逻辑设计及应用)1414二极管二极管ROM的结点图的结点图(阵列图)(阵列图)A1A0W0W1W2W3D3D2D1D0D3D2D1D0EN013012011010AAWAAWAAWAAW0101133010101023201011310101100AAAAWWDAAAAAAWWWDAAAAWWDAAAAWWD最小项最小项1515NMOS管存储矩阵管存储矩阵W0W1W2W3D3D2D1D0VDD交叉点处接有交叉点处接有MOS管时相当于存管时相当于存1,没,没有有MOS管时相当于管时相当于存存0。交叉点的数目。交叉点的数目称为存储单元数,用称为存储单元数,用4(字数)
12、(字数)4(位(位数)表示。数)表示。固定固定ROM电路结构简单,集成度高,价格便宜,存储数据电路结构简单,集成度高,价格便宜,存储数据由工厂制造时固化,数据不可改写由工厂制造时固化,数据不可改写用存储器实现组合逻辑函数用存储器实现组合逻辑函数:地址译码器输出全部最小项地址译码器输出全部最小项利用存储单元的或门输出构成所需组合逻辑的最小项和利用存储单元的或门输出构成所需组合逻辑的最小项和1616可编程只读存储器可编程只读存储器 PROM:所有的存储单元均为所有的存储单元均为0或或1,可,可根据需要改写一次根据需要改写一次存入数据(编程)的方法:熔断法,存入数据(编程)的方法:熔断法,PN结击穿
13、法结击穿法出厂时所有存储单元为出厂时所有存储单元为1,用,用户可写入户可写入0只能写入一次:令字线为高电只能写入一次:令字线为高电平,位线上施加负高压脉冲平,位线上施加负高压脉冲1717EPROM:可根据需要改写多次,将存储器原有的可根据需要改写多次,将存储器原有的信息抹去,再写入新的信息,允许改写几百次信息抹去,再写入新的信息,允许改写几百次方法:利用雪崩击穿,采用特殊的雪崩注入方法:利用雪崩击穿,采用特殊的雪崩注入MOS管管或叠栅注入或叠栅注入MOS管管擦除方式:紫外线照射擦除方式:紫外线照射特点:擦除操作复杂,速度慢,正常工作时不能随特点:擦除操作复杂,速度慢,正常工作时不能随意改写意改
14、写E2PROM:允许改写允许改写10010000次次方法:利用隧道效应,采用具有两个栅极的特制方法:利用隧道效应,采用具有两个栅极的特制NMOS管和一个普通管和一个普通NMOS管管只读存储器(只读存储器(READONLY MEMORY,ROM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1818E2PROM:允许改写允许改写10010000次次擦除方式:加电擦除方式:加电特点:擦除操作简单,速度快,正常工作时最好特点:擦除操作简单,速度快,正常工作时最好不要随意改写不要随意改写Flash Memory:快闪存储器快闪存储器方法
15、:采用特殊的单管叠栅方法:采用特殊的单管叠栅MOS管,写入用雪管,写入用雪崩注入,擦除利用隧道效应崩注入,擦除利用隧道效应擦除方式:加电擦除方式:加电特点:擦除操作简单,集成度高,容量大特点:擦除操作简单,集成度高,容量大只读存储器(只读存储器(READONLY MEMORY,ROM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)1919例例1用一个用一个ROM实现如下函数,并画出其结点图实现如下函数,并画出其结点图CBCDAFDCBAACDCABF21将函数写成最小项之和的形式将函数写成最小项之和的形式151413121110
16、98731021514131211106211mmmmmmmmmmmmDCBADCBACDBABCDADCBADCBADCBACDBADCABDCABDABCABCDFmmmmmmmmmDCBADCBADBCADCBACDBADCABDCABDABCABCDF确定地址和输出确定地址和输出输入变量输入变量 为为A、B、C、D,地址为地址为4位;函数位;函数F1、F2,输出输出为为2个,应选用个,应选用24 2的的ROMROM的应用的应用实现组合逻辑函数,代码转换,字符发生器,数学函数实现组合逻辑函数,代码转换,字符发生器,数学函数表,实现时序电路中组合逻辑部分表,实现时序电路中组合逻辑部分ROM
17、也可按也可按RAM的级联方式扩展的级联方式扩展2020画结点图画结点图DCW1W2W3F1F2D2D1ENW4W7W9W10W5W6W8W11W12W14W15W13BAW0只读存储器(只读存储器(READONLY MEMORY,ROM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2121例例2用一个用一个ROM实现二进制码到格雷码的转换实现二进制码到格雷码的转换 确定地址和输出确定地址和输出输入变量输入变量 为为B3、B2、B1、B0,地址为地址为4位;函数位;函数R0、R1、R2、R3,输出为输出为4个,应选用个,应选用2
18、4 4的的ROM表表1.4 格格雷雷码码与与二二进进制制码码关关系系对对照照表表二二进进制制码码格格雷雷码码十十进进制制数数(最最小小项项)二二进进制制码码格格雷雷码码十十进进制制数数(最最小小项项)B3B2B1B0R3R2R1R0B3B2B1B0R3R2R1R00000000008100011001000100019100111012001000111010101111300110010111011111040100011012110010105010101111311011011601100101141110100170111010015111110002222画结点图画结点图B0B1W1
19、W2W3R1R2D1D2ENW4W7W9W10W5W6W8W11W12W14W15W13B2B3W0R3R0D3D4只读存储器(只读存储器(READONLY MEMORY,ROM)2323 随机存取存储器随机存取存储器(RAM)在使在使 用用RAM时可以时可以 随时从任随时从任 一指一指 定定 地址取地址取 出出(读出)数据,也可以(读出)数据,也可以 随时将数据存入(写入)任随时将数据存入(写入)任 何指何指 定定 地址的存储单元地址的存储单元 中中 去。去。优优 点:读写方便点:读写方便 ,使,使 用灵用灵 活。活。缺缺 点:存在易点:存在易 失失 性性 ,一旦,一旦 断断 电所电所 存储
20、的数据存储的数据便会丢失便会丢失 ,不利,不利 于于 数据长期保数据长期保 存存 。按按 存储单存储单 元元 的特性的特性 分分 为:为:SRAM:静静 态态 随机随机 存储器存储器DRAM:动动 态态 随机随机 存储器存储器Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2424 SRAM的结构框图的结构框图 SRAM的结构及工作原理的结构及工作原理RAM电路通常由存储矩阵、地址译码器和读电路通常由存储矩阵、地址译码器和读/写写控制电路三部分控制电路三部分 组成组成。2525存储矩阵:在译码器和读存储矩阵:在译码器和读/写控制电
21、路的控制下既可写控制电路的控制下既可以以 写入写入1或或0,又可以,又可以 将所将所 存储的数据读出。存储存储的数据读出。存储矩阵中矩阵中 的单元的单元 个数即存储容量个数即存储容量地址译码器:将输入的地址代码译成某一条字线的输地址译码器:将输入的地址代码译成某一条字线的输出信号,使出信号,使 连接在这条字线上的存储单元连接在这条字线上的存储单元 或读或读/写控写控制电路接通,然后才能对这些单元制电路接通,然后才能对这些单元 进行读或写。进行读或写。读读/写控制电路:对电路的工作状态写控制电路:对电路的工作状态 进行控制进行控制 片选输入端片选输入端CS,读读/写控制,输出缓冲电路写控制,输出
22、缓冲电路 随机存取存储器(随机存取存储器(RAM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2626WR/WR/=1,执行读操作,将存储单元,执行读操作,将存储单元 里的内容送里的内容送到输入到输入/输出端上;输出端上;=0,执行写操作,输入,执行写操作,输入/输出线上的数据被输出线上的数据被写入存储器;写入存储器;CS=1时时RAM的输入的输入/输出端与外部总线接通;输出端与外部总线接通;CS=0时时RAM的输入的输入/输出端呈高阻态输出端呈高阻态 ,不能与,不能与总线交换数据;总线交换数据;随机存取存储器(随机存取存储器
23、(RAM)Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)2727 2114的结构框图的结构框图 X0 A3行行地地址址译译码码器器存储矩阵存储矩阵64 64输入输入/输出电路输出电路WR/列地址译码器列地址译码器 X63 Y0 Y15 A4 A5 A6 A7 A8 A1 A2 A9I/O1I/O2I/O3I/O4CS A0 G2 G1 G3 G4 G5 G6 G7 G8 G10 G928282929共有共有10244=4096个存储单元个存储单元 ,排成,排成6464矩阵。矩阵。1024(=210),共有),共有10个地址输入端
24、个地址输入端A0A9。分分 成两组译码成两组译码I/O1I/O4既是数据输入端也是数据输出端既是数据输入端也是数据输出端CS =1时,门时,门G1G8禁止,将存储器内部电路与外部连线禁止,将存储器内部电路与外部连线隔离,可以隔离,可以 直接把直接把I/O1I/O4与系统总线相连使与系统总线相连使 用。用。CSWR/=0,=0,G1G4工作,工作,G5G8禁止,加到禁止,加到I/O1I/O4上的数据被写入指上的数据被写入指 定的四个存储单元。定的四个存储单元。CSWR/=1,=0时,门时,门G9输出高电平,使输出高电平,使 缓冲器缓冲器G5G8工作,门工作,门G10输出低电平,使输出低电平,使
25、G1G4禁止,这时由禁止,这时由地址码指地址码指 定的四个存储单元定的四个存储单元 中中 的数据被送到的数据被送到I/O1I/O4,实现读操作。实现读操作。Digital Logic Design and Application(数字逻辑设计及应用数字逻辑设计及应用)3030 SRAMSRAM的典型存储单元:的典型存储单元:特点:数据稳定可靠特点:数据稳定可靠 无需刷新无需刷新 读写速度快读写速度快 工艺复杂工艺复杂 集成度低集成度低 3131 动态随机存储器动态随机存储器DRAM典型存储单元典型存储单元:特点:电路简单特点:电路简单 集成度高集成度高 读出信号小读出信号小 需刷新需刷新323
展开阅读全文