第三章逻辑门电路课件.ppt

1、 实现基本逻辑运算和常用复合逻辑运算的电子电路实现基本逻辑运算和常用复合逻辑运算的电子电路与与 或或 非非 与与 非非 或或 非非 异或异或与或非与或非与与 门门或或 门门非非 门门与与 非非 门门或或 非非 门门异或门异或门与或非门与或非门一、逻辑变量与两状态开关一、逻辑变量与两状态开关低电平低电平 高电平高电平 断开断开闭合闭合高电平高电平 3 V低电平低电平 0 V二值逻辑二值逻辑:所有逻辑变量只有两种取值所有逻辑变量只有两种取值(1 或或 0)。数字电路数字电路:通过电子开关通过电子开关 S 的两种状态的两种状态(开或关开或关)获得高、低电平，用来表示获得高、低电平，用来表示 1 或或

2、 0。3VIuSOu3VIuSOuIuSOu逻辑状态逻辑状态1001S 可由可由二极管二极管、三极管三极管或或 MOS 管实现管实现二、高、低电平与正、负逻辑二、高、低电平与正、负逻辑负逻辑负逻辑正逻辑正逻辑0V5V2.4V0.8V 高电平和低电平是两个不同的可以截然高电平和低电平是两个不同的可以截然区别开来的电压范围。区别开来的电压范围。010V5V2.4V0.8V10三、分立元件门电路和集成门电路三、分立元件门电路和集成门电路1.分立元件门电路分立元件门电路用分立的元器件和导线连接起来构成的门电路。用分立的元器件和导线连接起来构成的门电路。2.集成门电路集成门电路 把构成门电路的元器件和连

3、线，都制作在一块半把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。导体芯片上，再封装起来。常用：常用：CMOS 和和 TTL 集成门电路集成门电路四、数字集成电路的集成度四、数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数一块芯片中含有等效逻辑门或元器件的个数小规模集成电路小规模集成电路 SSI(Small Scale Integration)10 门门/片片或或 10 000 门门/片片或或 100 000 元器件元器件/片片3.1.2 晶体二极管的开关特性晶体二极管的开关特性一、静态特性一、静态特性1.外加正向电压外加正向电压(正偏正偏)二极管导通二极管导通(相

4、当于开关闭合相当于开关闭合)V7.0D U2.外加反向电压外加反向电压(反偏反偏)V5.0 DU二极管截止二极管截止(相当于开关断开相当于开关断开)0D I硅二极管伏安特性硅二极管伏安特性阴极阴极A阳极阳极KPN结结-AK+DUDIP区区N区区+-正向正向导通区导通区反向反向截止区截止区反向反向击穿区击穿区0.5 0.7/mADI/V0(BR)UDUD+-Iu+-Ou二极管的开关作用：二极管的开关作用：例例 V2L II UuuO=0 VV3H II UuuO=2.3 V电路如图所示，电路如图所示，V3 V 2I或或 u试判别二极管的工作试判别二极管的工作状态及输出电压。状态及输出电压。二极管

5、截止二极管截止二极管导通二极管导通 解解 D0.7 V+-二、动态特性二、动态特性1.二极管的电容效应二极管的电容效应结电容结电容 C j扩散电容扩散电容 C D2.二极管的开关时间二极管的开关时间ontofft电容效应使二极管电容效应使二极管的通断需要的通断需要一段延一段延迟时间才能完成迟时间才能完成tIuDit00(反向恢复时间反向恢复时间)ns 5)(rroffontttton 开通时间开通时间toff 关断时间关断时间一、静态特性一、静态特性NPN3.1.3 晶体三极管的开关特性晶体三极管的开关特性发射结发射结集电结集电结发射极发射极emitter基极基极base集电极集电极colle

6、ctorbiBiCec(电流控制型电流控制型)1.结构、符号和输入、输出特性结构、符号和输入、输出特性(2)符号符号NNP(Transistor)(1)结构结构(3)输入特性输入特性CE)(BEBuufi (4)输出特性输出特性B)(CECiufi iC/mAuCE /V50 A40A30 A20 A10 AiB=00 2 4 6 8 4321放大区放大区截止区截止区饱饱和和区区0CE uV1CE u0uBE /ViB/A发射结正偏发射结正偏放大放大i C=iB集电结反偏集电结反偏饱和饱和 i C iB两个结正偏两个结正偏I CS=IBS临界临界截止截止iB 0,iC 0两个结反偏两个结反偏电

7、流关系电流关系状态状态 条条 件件2.开关应用举例开关应用举例 V2 )1(L II Uu V3 )2(H II Uu发射结反偏发射结反偏 T 截止截止0 0CB ii V12CCO Vu发射结正偏发射结正偏 T 导通导通+RcRb+VCC (12V)+uo iBiCTuI3V-2V2 k 100 2.3 k 放大还是放大还是饱和？饱和？bBEIBRuui cCESCCCSBSRUVIIBSB Ii 饱饱和和 T饱和导通条件：饱和导通条件：cCCBSB RVIi +RcRb+VCC +12V+uo iBiCTuI3V-2V2 k 100 2.3 k mA 1mA3.27.03 mA 06.0m

8、A210012 cCC RV V)7.0(BE uV 3.0CESOUu 因为因为所以所以二、动态特性二、动态特性ontofft3-2tV/Iu00.9ICS0.1ICSCit0V/Ou off t三极管饱和程度三极管饱和程度30.3t0uYuAuBR0D2D1+VCC+10V3.2 3.2 基本逻辑门电路基本逻辑门电路3.2.1 二极管与门电路及或门电路二极管与门电路及或门电路一、一、二极管与门二极管与门3V0V符号符号:与门与门（AND gate)ABY&0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 V真值表真值表A BY0 00 11 01 10001Y=AB电压关系表电

9、压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通 导通导通0.7导通导通 截止截止0.7截止截止 导通导通0.7导通导通 导通导通3.7二、二、二极管或门二极管或门uY/V3V0V符号符号:或门或门（AND gate)ABY10 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表真值表A BY0 00 11 01 10111电压关系表电压关系表uA/VuB/VD1 D20 00 33 03 3导通导通 导通导通 0.7截止截止 导通导通2.3导通导通 截止截止2.3导通导通 导通导通2.3Y=A+B正与门真值表正

10、与门真值表正逻辑和负逻辑的对应关系：正逻辑和负逻辑的对应关系：A BY0 00 11 01 10001ABY=AB&负或门真值表负或门真值表A BY1 11 00 10 01110AB1BAY 同理：同理：正或门正或门负与门负与门10 01一、半导体三极管非门一、半导体三极管非门V0 .1ILI UuT 截止截止V5CCOHO VUuV5 .2IHI UuT导通导通mA 1mA3.47.05bBEIHB RuUimA17.0mA1305 cCCBS RVI 3.2.2 晶体三极管非门电路晶体三极管非门电路饱和导通条件饱和导通条件:BSBIi +VCC+5V1 k RcRbT+-+-uIuO4.

11、3 k =30iBiCBSBIi V3.0OLO UuT 饱和饱和因为因为所以所以电压关系表电压关系表uI/VuO/V0550.3真值表真值表0110AYAY 符号符号函数式函数式+VCC+5V1 k RcRbT+-+-uIuO4.3 k =30iBiC三极管非门三极管非门:AY1AY+VCC+5VR14k AD2T1T2T3T4DR21.6k R31k R4130 Y输入级输入级中间级中间级输出级输出级D1BT1 多发射极三极管多发射极三极管e1e2bc等效电路：等效电路：1.A、B 只要有一个为只要有一个为 0 0.3V1V V1 V)7.03.0(B1 uT2、T4截止截止5VT3、D

12、导通导通 V3.6 V)7.07.05(O u V3.0BA uu V6.3 ,V3.0BA uu V3.0 ,V6.3BA uu3.3 TTL逻辑门逻辑门3.3.1 TTL 与非门与非门工作原理工作原理0.7VRL3.6V+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2.A、B 均为均为 1 V6.3BA uu理论：理论：V3.4 V)7.06.3(B1 u实际：实际：V1.2 V)7.03(B1 uT2、T4 导通导通T3、D 截止截止uO=UCES4 0.

13、3VTTL 与非门与非门RL+VCC+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R4TTL 与非门与非门整理结果：整理结果：1110ABY00011011ABY ABY&3.3.2 TTL与非门的主要参数：与非门的主要参数：)(IOufu 1+VCC+5VuI+-uO+-A B0uO/VuI/V12341234AB 段：段：uI 0.5 V，uB1 1.4 V ，T2、T4 饱和饱和导通，导通，T3、D 截止。截止。uO=UOL 0.3 V阈值电压阈值电压一一.传输特性传输特性：4.输入端噪声容限输入端噪声容限uI

14、uO1G1G21min IHUmax ILUNHUNLUOHUOLUmin OHUmax OLUIHUILU输出高电平输出高电平 V4.2min OH U典型值典型值=3.6 V 输出低电平输出低电平 V4.0max OL U典型值典型值=0.3 V 输入高电平输入高电平 V0.2min IH U典型值典型值=3.6 V 输入低电平输入低电平 V8.0max IL U典型值典型值=0.3 V UNH 允许叠加的负向噪声电压的最大值允许叠加的负向噪声电压的最大值G2 输入高电平时的输入高电平时的噪声容限：噪声容限：V4.0IHminmin OHNH UUUUNL 允许叠加的正向噪声电压的最大值允

15、许叠加的正向噪声电压的最大值G2 输入低电平时的输入低电平时的噪声容限：噪声容限：V4.0max OLILmaxNL UUU传输延迟时间传输延迟时间1uIuO 50%Uom50%UimtuI0tuO0UimUomtPHL 输出电压由高到输出电压由高到 低时的传输延迟低时的传输延迟 时间。时间。tpd 平均传输延迟时间平均传输延迟时间2PLHPHLpdttt tPLH 输出电压由低到输出电压由低到 高时的传输延迟高时的传输延迟 时间。时间。tPHLtPLH典型值：典型值：tPHL=8 ns,tPLH=12 ns最大值：最大值：tPHL=15 ns,tPLH=22 ns3.3.3 TTL 集电极开

16、路门和三态门集电极开路门和三态门一、一、集电极开路门集电极开路门OC 门门(Open Collector Gate)+VCC+5VR1AD2T1T2T4R2R3YD1B 1.电路组成及符号电路组成及符号+V CCRC外外接接YAB&+V CCRCOC 门必须外接负载电阻门必须外接负载电阻和电源才能正常工作。和电源才能正常工作。AB可以线与连接可以线与连接V CC 根据电路根据电路需要进行选择需要进行选择 2.OC 门的主要特点门的主要特点线与连接举例：线与连接举例：21YYY CDAB CDAB +VCCAT1T2T4Y1B+VCCCT 1T 2T 4Y2D+V CCRC+V CCRCABY1

17、AB&G1Y2CD&G2线与线与YCDY外接电阻外接电阻 RC 的估算：的估算：n OC 与非门的个数与非门的个数m 负载与非门的个数负载与非门的个数k 每个与非门输入端的个数每个与非门输入端的个数IIH+V CCRC&1&2Y&12&n&m&1kIOHIOH：OC门截止时的反向漏电流。门截止时的反向漏电流。IIH：与非门高电平输入电流与非门高电平输入电流(流入流入 接在线上的每个门的输入端接在线上的每个门的输入端)1OHOUu 1.RC 最大值的估算最大值的估算CCCORiVuR IOiiiR IHOHmkInI IHOHmin OHCCmkInIUV IHOHmin OHCCmax Cmk

18、InIUVR iOiI UOH minRC 外接电阻外接电阻 RC 的估算：的估算：+V CCRC&1&2Y&12&n&m&1k2.RC 最小值的估算最小值的估算OLOUu 0最不利的情况：最不利的情况：只有一个只有一个 OC 门导通，门导通，iR 和和 iI 都流入该门。都流入该门。IOL：OC 门带灌电流负载的能力。门带灌电流负载的能力。iIIILIOLIIL：与非门低电平输入电流与非门低电平输入电流(每个门每个门只有一个，与输入端的个数无关只有一个，与输入端的个数无关)ILImiR ILOLImI Cmax OLCCRUV ILOLmax OLCCImIUV IOLiR ILOLImI

19、RC ILOLmax OLCCmin CImIUVR 二、二、三态门三态门 TSL门门(Three-State Logic)(1)使能端低电平有效使能端低电平有效1.电路组成电路组成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN使能端使能端(2)使能端高电平有效使能端高电平有效1ENYA&ENBENYA&BENEN以使能端低电平有效为例：以使能端低电平有效为例：2.三态门的工作原理三态门的工作原理PQ时时 0 ENP=1（高电平）（高电平）电路处于正常电路处于正常工作状态：工作状态：D3 截止，截止，BAPBAY （Y=0 或或 1）+VCC+5VR1AT1T2T3T4DR2

20、R3R4YB1D3EN使能端使能端P=0(低电平低电平)D3 导通导通时时 1 EN T2、T4截止截止uQ 1 VT3、D 截止截止输出端与上、下均断开输出端与上、下均断开+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN可能输出状态：可能输出状态：0、1 或高阻态或高阻态QP 高阻态高阻态记做记做 Y=Z使能端使能端3.应用举例：应用举例：(1)用做多路开关用做多路开关YA1EN1EN1ENA21G1G2使能端使能端10禁止禁止使能使能1A 01使能使能禁止禁止2A 时时 0 EN时时 1 EN(2)用于信号双向传输用于信号双向传输A1EN1EN1ENA21G1G2时时 1

21、EN2A 1A 时时 0 EN01禁止禁止使能使能10使能使能禁止禁止(3)构成数据总线构成数据总线EN1EN1EN1G1G2Gn1EN2ENnENA1A2An数据总线数据总线011101110 注意：注意：任何时刻，只允许一个三态门使能，任何时刻，只允许一个三态门使能，其余为高阻态。其余为高阻态。3.4 其他双极型电路其他双极型电路3.4.1 ECL3.4.1 ECL电路电路 射极耦合逻辑射极耦合逻辑,简称简称ECL,它是非饱和型电路它是非饱和型电路,主要特点主要特点是是有极高的工作速度有极高的工作速度,负载能力强功耗负载能力强功耗很大，抗干扰能力较差。很大，抗干扰能力较差。3.4.2 I2

22、L电路电路 集成注入逻辑，简称集成注入逻辑，简称I2LI2L电路电路，主要特点，主要特点是是集成度很高，功耗较低，工作电源电压低，工集成度很高，功耗较低，工作电源电压低，工作电流低，但输出电压幅度小，工作速度低。作电流低，但输出电压幅度小，工作速度低。3.5 MOS 逻辑门逻辑门3.5.1 MOS3.5.1 MOS场效应管场效应管1.结构和特性结构和特性：(1)N 沟道沟道 栅极栅极 G漏极漏极 DB 源极源极 S3V4V5VuGS=6ViD/mA42643210uGS/ViD/mA43210246810uDS/V可可变变电电阻阻区区恒流区恒流区UTNiD开启电压开启电压UTN=2 V+-uG

23、S+-uDS衬衬底底漏极特性漏极特性转移特性转移特性uDS=6V截止区截止区P 沟道增强型沟道增强型 MOS 管管与与 N 沟道有对偶关系。沟道有对偶关系。(2)P 沟道沟道 栅极栅极 G漏极漏极 DB 源极源极 SiD+-uGS+-uDS衬衬底底iD/mAiD/mA-2-40-1-2-3-40-10-8-6-4-2-3V-4V-5VuGS=-6V-1-2-3-4-6uGS/VuDS/V可可变变电电阻阻区区恒流区恒流区 漏极特性漏极特性 转移特性转移特性截止区截止区UTPuDS=-6V开启电压开启电压UTP=-2 V参考方向参考方向TNIUu DDOHOVUu V0OLO Uu3.MOS 管的

24、开关特性管的开关特性(1)N 沟道增强型沟道增强型 MOS 管管+VDD+10VRD20 k BGDSuIuO+VDD+10VRD20 k GDSuIuOTNIUu 开启电压开启电压UTN=2 ViD+VDD+10VRD20 k GDSuIuORONRDTPIUu DDOLO VUu V0OLO Uu(2)P 沟道增强型沟道增强型 MOS 管管-VDD-10VRD20 k BGDSuIuO-VDD-10VRD20 k GDSuIuOTPIUu 开启电压开启电压UTP=2 V-VDD-10VRD20 k GDSuIuOiD3.5.2 N3.5.2 NMOS 逻辑逻辑门门V2V0TNILGS UU

25、uMOS管截止管截止V10DDOHO VUu2.V10IHI UuV2V10TNIHGS UUuMOS 管导通管导通（在可变电阻区）（在可变电阻区）V0OLO Uu真值表真值表0110AYAY +VDD+10VRD20 k BGDSuIuOV0ILI Uu1.+-uGS+-uDS故故+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP3.5.3 CMOS 逻辑门逻辑门一、一、CMOS 非门非门AY 1.电路组成及工作原理电路组成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN UTP导通导通截止截止0 VUTN=2 V

26、UTP=2 V+10VRONPuY+VDD10VSTNTP+10VRONNuY+VDD0VSTNTP输入端保护电路输入端保护电路:C1、C2 栅极等效栅极等效输入输入电容电容(1)0 uA VDD+uDF D 导通电压：导通电压：uDF=0.5 0.7 V(3)uA uDF 二极管导通时，限制了电容二极管导通时，限制了电容两端电压的增加。两端电压的增加。保护网络保护网络+VDDuYuATPD1C1C2RSTND2D3VSSD1、D2、D3 截止截止D2、D3 导通导通uG=VDD+uDFD1 导通导通 uG=uDF2.2.静态特性静态特性(1)电压传输特性：电压传输特性：)(IOufu iD+

27、VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB 段：段：uI Ron（2.5 k ）输入由输入由 0 1在一定范围内，在一定范围内，Ri的改的改变不会影响输入电平变不会影响输入电平输入端输入端 悬空悬空即即 Ri=输入为输入为 “1”不允许不允许多余输入多余输入端的处理端的处理1.与门、与非门接电源；或门、或非门接地。与门、与非门接电源；或门、或非门接地。2.与其它输入端并联。与其它输入端并联。练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A1Y100 100k=1A&A1Y100 100k=1=11A1Y100 100k A 1A1Y100 100k=0A A 练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS=1A1Y100 100k A=1A1Y100 100k A A A&A1Y悬空悬空&A1Y悬空悬空 不允许不允许A