第五章存储器原理与接口课件1.ppt

1、第五章 存储器原理与接口二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM a.静态RAM （ECL，TTL，MOS）b.动态RAM2、只读存储器ROMDSVcc位线输出位线浮栅管行线绝缘层绝缘层浮动栅雪崩注入式浮动栅雪崩注入式MOS管管n编程编程n使栅极带电n擦除擦除nEPROM芯片上方有一个石英玻璃窗口n当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。n一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。浮栅

2、隧道氧化层浮栅隧道氧化层MOS管管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（：浮栅与漏区间的氧化物层极薄（20纳纳米以下），称为隧道区。当隧道区电场大于米以下），称为隧道区。当隧道区电场大于107V/cm时时隧道区双向导通。隧道区双向导通。当隧道区的等效电容当隧道区的等效电容极小时，加在控制栅和极小时，加在控制栅和漏极间的电压大部分降漏极间的电压大部分降在隧道区，有利于隧道在隧道区，有利于隧道区导通。区导通。擦除和写入均利擦除和写入均利用隧道效应用隧道效应10ms分分 类类掩模掩模ROM可编程可编程ROM（PROM）可擦除可编程可擦除可编

3、程ROM（EPROM）随机存储器随机存储器RAM静态存储器静态存储器SRAM动态存储器动态存储器DRAM按按功功能能(Read-Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEEPROM只读存储器只读存储器ROMFlash Memory(Ultra-Violet)(Electrically)电可擦除电可擦除紫外线擦除紫外线擦除(Static RAM)快闪存储器快闪存储器(Dynamic RAM)只能读出不能只能读出不能写入写入,断电不失断电不失还可以按制造工艺还可以按制造工艺分为双极型和分为双

4、极型和MOS型两种。型两种。主要指标：存储容量、存取速度。主要指标：存储容量、存取速度。存储容量存储容量:用字数用字数位数表示，也可只用位数表示。如，某位数表示，也可只用位数表示。如，某动态存储器的容量为动态存储器的容量为109位位/片。片。（主存）（主存）存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。是指从启动一次存储器操作到完成该操作所经历的时间又称为（3 3）、结构）、结构 地址译码地址译码 输入输出控制输入输出控制 存储体存储体地地址址线线控制线控制线数据线数据线存储体存储体译译码码器器输输入入输输出出控控制制

5、单译码结构单译码结构译码器译码器译码器译码器矩阵译码电路矩阵译码电路行线行线列线列线地地址址线线地址线地址线一一、8086CPU的管脚及功能的管脚及功能 8086是16位CPU。它采用高性能的N沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装 5.3、8086CPU总线产生二、二、8086的两种工作方式的两种工作方式 最小模式：最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。最大模式：最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系

6、统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。三、最小模式下三、最小模式下8086CPU总线产生（一）、地址线、数据线产生 相关信号线及芯片相关信号线及芯片 1、AD15AD0(Address Data Bus)地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15AD0上为地址信号的低16位A15A0；在T2 T4状态（数据周期）AD15AD0 上是数据信号D15D0。2、A19/S6A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6A16/S3上是地址的高4位。在T2T4状态，A19/S6A16/S3

7、上输出状态信息。机器周期：时钟周期机器周期：时钟周期总线周期：对内存或对总线周期：对内存或对I/O接口的一次操作的时接口的一次操作的时间间指令周期：指令执行的时间指令周期：指令执行的时间MOV 2000H,AX地址周期地址周期数据周期数据周期BHEBHEBHEBHES4S3当前正在使用的段寄存器当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器或未使用任何段寄存器11DS3、三态缓冲的、三态缓冲的8位数据锁存器位数据锁存器74LS373(8282)A、CP正脉冲，正脉冲，DQB、CP为零，保持为零，保持C、/OE=0，O0输出；否则高阻输出；否则高阻 4、ALE(Address

8、 Latch Enable)地址锁存使能信号，输出，高电平有效。用地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。来作为地址锁存器的锁存控制信号。触发类型：上升沿，下降沿，高电平，低电平A A L L E E/S S T T B B/S S T T B BA A D D1 1 5 5-0 0A A1 1 9 9-1 1 6 6/S S6 6-3 3/S S T T B BD D3 3-0 0D D7 7-0 0D D7 7-0 0O O3 3-0 0O O7 7-0 0O O3 3-0 04 41 1 6 6A A1 1 9 9-1 1 6 68 88 8A A D D7

9、 7-0 0A A D D1 1 5 5-8 8A A7 7-0 0A A1 1 5 5-8 88 8 0 0 8 8 6 67 7 4 4 L L S S 3 3 7 7 3 3*3 311233（二）、数据线驱动相关信号线及芯片相关信号线及芯片 1、双向数据总线收发器（、双向数据总线收发器（8286，74LS245）两个功能：两个功能：a、双向选择、双向选择b、通道控制、通道控制 A、/OE控制通道控制通道/OE0，或门导通；，或门导通；/OE1，或门封锁；，或门封锁；B、T控制方向控制方向T0，BAT1，ABA、/OE控制通道控制通道/OE0，或门导通；，或门导通；/OE1，或门封锁；，

10、或门封锁；B、T控制方向控制方向T0，BAT1，AB2、/DEN (Data Enable)数据使能信号，输出，三态，低电平有效。数据使能信号，输出，三态，低电平有效。表示表示CPU对数据线操作。对数据线操作。用于数据总线驱动器的控制信号。用于数据总线驱动器的控制信号。3、DT/R (Data Transmit/Receive)：数据驱动器数据流向控制信号，输出，三态。在数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采用系统中，通常采用8286或或8287作为数据总线的驱作为数据总线的驱动器，用动器，用DT/R#信号来控制数据驱动器的数据传送方信号来控制数据驱动器的数据传送方向

11、。当向。当DT/R#1时，进行数据发送；时，进行数据发送；DT/R#0时，时，进行数据接收。进行数据接收。/D DE EN N/O OE EA AD D1 15 5-0 0/O OE EA A7 7-0 0A A7 7-0 0B B7 7-0 0B B7 7-0 01 16 68 88 8A AD D7 7-0 0A AD D1 15 5-8 8D D7 7-0 0D D1 15 5-8 88 80 08 86 67 74 4L LS S2 24 45 5*2 2T TD DT T/R RT T8 88 8n1、如果、如果CPU输出数据，输出数据，DT/R1，三态门方向为，三态门方向为AB,如

12、果如果CPU输入数据，输入数据，DT/R0，三态门方向为三态门方向为BA；n2、/DEN有效，有效，74LS245工作；工作；n3、CPU输入输入/输出数据完成，输出数据完成，/DEN无效，无效，74LS245停止工停止工 作，通道断开。作，通道断开。10/D DE EN N/O OE EA AD D1 15 5-0 0/O OE EA A7 7-0 0A A7 7-0 0B B7 7-0 0B B7 7-0 01 16 68 88 8A AD D7 7-0 0A AD D1 15 5-8 8D D7 7-0 0D D1 15 5-8 88 80 08 86 67 74 4L LS S2 24 45 5*2 2T TD DT T/R RT T8 88 8n1、如果、如果CPU输出数据，输出数据，DT/R1，三态门方向为，三态门方向为AB,如果如果CPU输入数据，输入数据，DT/R0，三态门方向为三态门方向为BA；n2、/DEN有效，有效，74LS245工作；工作；n3、CPU输入输入/输出数据完成，输出数据完成，/DEN无效，无效，74LS245停止工停止工 作，通道断开。作，通道断开。01232