配套课件-数字电路.ppt

1、数字电路数字电路跨入数字电子世界，探索未知的精彩跨入数字电子世界，探索未知的精彩目录目录第第1 1章章 数字电路基础数字电路基础第第2 2章章 基本逻辑门电路基本逻辑门电路第第3 3章章 组合逻辑电路组合逻辑电路第第4 4章章 触发器触发器第第5 5章章 时序逻辑电路时序逻辑电路第第6 6章章 脉冲波形的产生和整形脉冲波形的产生和整形第章第章 数字电路基础数字电路基础v 随着信息时代的到来，“数字”二字正以越来越高的频率出现在各个领域，如数字手表、数字电视、数字通信、数字控制，数字化已成为当今电子技术的发展潮流。数字电路是数字电子技术的核心，是计算机和数字通信的硬件基础。v 本章首先介绍数字电

2、路的一些基本概念及数字电路中常用的数制与码；然后讨论数字电路中二极管、三极管的工作方式；最后介绍数字逻辑中的基本逻辑运算、逻辑函数及其表示方法。第章第章 数字电路基础数字电路基础v1.1 模拟与数字信号模拟与数字信号v1.1.1 模拟信号模拟信号v 电子技术中，被传送、加工和处理的信号有两类：一电子技术中，被传送、加工和处理的信号有两类：一类是模拟信号，另一类是数字信号。所谓模拟信号是类是模拟信号，另一类是数字信号。所谓模拟信号是指时间上连续、数值也连续的信号。模拟电路中的电指时间上连续、数值也连续的信号。模拟电路中的电压或电流信号就属于模拟信号，已知这些物理量在时压或电流信号就属于模拟信号，

3、已知这些物理量在时间和数值上均是连续变化的。间和数值上均是连续变化的。第章第章 数字电路基础数字电路基础v 1.1 模拟与数字信号模拟与数字信号v1.1.2 数字信号数字信号v数字信号是指在数值和时间上都是离散的、突变的数字信号是指在数值和时间上都是离散的、突变的信号，常常被称作信号，常常被称作“离散离散”信号信号 1.二值数字逻辑、逻辑电平2.数字波形3.数字电路4.模拟信号与数字信号转换（A/D、D/A变换）第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v121 十进制十进制1.基数、权 2.十进制的表达 第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码

4、制v1.2.2二进制二进制1.二进制的表达二进制的表达 2.二进制的波形二进制的波形 3.八进制、十六进制八进制、十六进制 n-1i2ii=-m()2NaMSB 23 0 121 0 1 0 1 0 1 0 120 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1位值二值波形22 0 1 0 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15十进制图13 用二进制数表示015波形图LSB第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.3 进制转换进制转换1.二进制转换成十进制二进制转换成十进制v例1-1 将二进制数10011

5、.101转换成十进制数。v解：将每一位二进制数乘以位权，然后相加，可得v(10011.101)212402302212112012-102-212-3 （19.625）第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.3 进制转换进制转换2.十进制转换成二进制十进制转换成二进制v（1）用）用“除除2取余取余”法将十进制的整数部分转换成二进制。法将十进制的整数部分转换成二进制。v例例1-2 将十进制数将十进制数23转换成二进制数。转换成二进制数。v解：解：根据根据“除除2取余取余”法的原理，按如下步骤转换法的原理，按如下步骤转换:第章第章 数字电路基础数字电路基础v 1

6、.2 数制与码制数制与码制v1.2.3 进制转换进制转换2.十进制转换成二进制十进制转换成二进制v（2）用“乘2取整”法将十进制的纯小数部分转换成二进制。设二进制小数可写成v 0.b1b2b3bnv形式，现欲将十进制小数0.706转换成二进制数（要求误差2-10，即取n=10即可），转换方法如下：v 第一步对0.706作乘2运算有 0.7062=1.412 v取小数点前的整数部分1（简称“取整”）为二进制小数的第一位系数b1，即 令 vb1=1。v然后对第一步的结果做减1运算得 1.412-1=0.412v第二步再对0.412作乘2运算又有 0.4122=0.824v取小数点前的整数0为二进制

7、小数的第二位系数b2，第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.3 进制转换进制转换2.十进制转换成二进制v即 取 b2=0。v 第三步再对0.824作乘2运算又有 0.8242=1.648v且取整后有 b3=1。v 如此反复“乘2取整”如下：v1.648-1=0.648 v 0.6482=1.296 b4=1v 0.2962=0.592 b5=0v 0.5922=1.184 b6=1v 0.1842=0.368 b7=0v 0.3682=0.736 b8=0第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.3 进制转换进制转换3.二

8、进制转换成十六进制 4.十六进制转换成二进制 第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.4 二进制编码二进制编码 1.有符号二进制数的编码有符号二进制数的编码 v1）原码v2）反码v3）补码第章第章 数字电路基础数字电路基础v1.2 数制与码制数制与码制v1.2.4 二进制编码二进制编码2.原码、补码、反码三者的比较原码、补码、反码三者的比较 对于正数，三种码的表示形式一样；对于负数，三种码的表示形式不一样。三种码最高位都是符号位，表示正数，表示负数。根据定义，原码和反码各有两种的表示形式，而补码表示有唯一的形式，即在n位字v长的定点整数表示中，三种码的有如下

9、的表示形式：v原0000 (n个)v原1000 (n1个)v反0000 (n个)v反1111 (n个1)v补补0000 (n个)第章第章 数字电路基础数字电路基础v1.2 数制与码制数制与码制v1.2.4 二进制编码二进制编码2.原码、补码、反码三者的比较原码、补码、反码三者的比较原码和反码表示的数的范围是相对于对称的，表示的范围也相同。而补码表示的数的范v围相对于是不对称的，表示的范围和原码、反码也不同。这是由于当字长为位时，它们都可以有2n个编码，但原码和反码表示用了两个编码，而补码表示只用了一个编码。于是，同样字长的编码，补码可以多表示一个负数，这个负数在原码和反码中是不能表示的。表12

10、给出了字长n4时，二进制整数真值和原码、反码、补码的对应关系。第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.4 二进制编码二进制编码 3.二二十进制码（十进制码（BCD码）码）二十进制码是用四位二进制码表示一位十进制数的代码，简称为BCD码。这种编码的方法很多，常用的有8421码、5421码和余3码等。第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.4 二进制编码二进制编码 3.二二十进制码（十进制码（BCD码）码）8421码 8421码是最常用的一种十进制数编码，它是用四位二进制数0000到1001来表示一位十进制数，每一位都有固定的

11、权。从左到右，各位的权依次为：23、22、21、20，即8、4、2、1。余3码 余3码也是用四位二进制数表示一位十进制数，但对于同样的十进制数字，其表示比8421码多0011（3），所以叫余3码。5421码 ASCII码 第章第章 数字电路基础数字电路基础v 1.2 数制与码制数制与码制v1.2.4 二进制编码二进制编码 4.可靠性编码可靠性编码 循环码 循环码又叫格雷码（GRAY），具有多种编码形式，但都有一个共同的特点，就是任意两个相邻的循环码仅有一位编码不同。奇偶校验码 校验码是将有效信息位和校验位按一定的规律编成的码。校验位是为了发现和纠正错误添加的冗余信息位。在存储和传送信息时，将信

12、息按特定的规律编码，在读出和接收信息时，按同样的规律检测，看规律是否破坏，从而判断是否有错。第2章 基本逻辑门电路v 21 基本逻辑运算基本逻辑运算v211 与、或、非逻辑运算1.与逻辑（逻辑乘）：与逻辑（逻辑乘）：2.或逻辑（逻辑加）：或逻辑（逻辑加）：3.非逻辑（逻辑非）：非逻辑（逻辑非）：1AA 00AA AA0AA11A AAAAA1AA0A A第2章 基本逻辑门电路v 21 基本逻辑运算基本逻辑运算v212 其他逻辑运算1.与非逻辑与非逻辑对于与非逻辑，只要输入变量中有一个为0，输出就为1 2.或非逻辑或非逻辑对于或非逻辑，只要输入变量中有一个为1，输出就为0 3.与或非逻辑与或非逻

13、辑与或非逻辑是与逻辑运算和或非逻辑运算的复合，它是先将输入变量A、B及C、D进行与运算，然后再进行或非运算 4.同或逻辑和异或逻辑同或逻辑和异或逻辑同或：当两个输入变量A和B的值相同时，输出P才为1，否则P为0异或：当两个输入变量A和B的值相异时，输出P才为1，否则P为0第2章 基本逻辑门电路v 21 基本逻辑运算基本逻辑运算v213 逻辑函数逻辑函数 v 实用中上述基本逻辑运算很少单独出现，经常是以这些基本逻辑运算构成一些复杂程度不同的逻辑函数 第2章 基本逻辑门电路v 21 基本逻辑运算基本逻辑运算v214 正负逻辑 v在数字电路中，常常用H和L分别表示高、低电平，若令H=1、L=0，则称

14、之为正逻辑体制正逻辑体制。相反，如果令H=0、L=1，则称为负逻辑体制负逻辑体制。（本书一律采用正逻辑体制）。v正、负逻辑体制之间是可以转换的。以与非与非逻辑转换为例，其正逻辑和负逻辑真值表见表2-11。表2-11 与非逻辑的正负体制转换与非逻辑的正负体制转换A B P0 0 10 1 11 0 11 1 0A B P1 1 01 0 10 1 1 0 0 1A B PL L HL H HH L HH H L（a）与非逻辑功能表（b）与非逻辑正真值表（c）与非逻辑负真值表第2章 基本逻辑门电路v 2.2 分立元件门电路分立元件门电路v221 二极管与门电路&、RABPCP=ABC（a）电 路图

15、（b）与门逻辑符号A B C P0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1与门真值表与门真值表ABCDADBDCYR+VDD第2章 基本逻辑门电路v 2.2 分立元件门电路分立元件门电路v222 二极管或门电路YR1、RABP PCP=A+B+C（a）电路图（b）或门国际逻辑符号A B C P0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1ABCDCDBDA第2章 基本逻辑门电路v 2.2 分立元件门电路分立元件门电路v223 三极管非门电路VDD（a）电路图R

16、CRbAP1、RA（b）非门逻辑符号A P0011表2-15 非门真值表非门真值表P第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 3kcbR4R1T2R2T3T4T5T1R5VDDR3YA3k7501003651、RAY（c）逻辑图（a）电路图图2-11 TTL非门电路结构图5V输入级中 间 级 输 入级输 出 级 输 入级AbR1c+VDD3k（b）T1结构图第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路v231 TTL与非门电路1.TTL非门的电路结构非门的电路结构输入级 中间级 输出级 2.TTL非门的工作原理非门的工作原理当输入端接低电平时，输出为高电平 当输

17、入端接高电平时，输出为低电平 输入端悬空和输入端接高电平时，该电路的工作状态完全相同，所以，TTL电路的输入端悬空，可以等效地看作输入端接入了逻辑高电平 第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路v231 TTL与非门电路3.推挽输出电路和晶体管推挽输出电路和晶体管T1的作用的作用 采用推挽式输出电路可以加速T5管存储电荷的消散 输入级T1的引入将大大缩短T2和T5的开关时间 4.TTL与非门的电路结构与非门的电路结构 将TTL非门输入级的晶体管T1使用多发射极晶体管，便构成多输入端的TTL与非门电路 第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路v232 TTL与

18、非门的主要技术参数1.TTL与非门的电压传输特性与非门的电压传输特性 aVOHVOLVNLVNHVONVOFFvI/V32.421.510.5cd3.6632.421vO/V图2-14 TTL与非门的电压传输特性be第2章 基本逻辑门电路v23 集成集成TTL门电路门电路v232 TTL与非门的主要技术参数2.TTL与非门的主要参数与非门的主要参数 标称逻辑电平 输出高电平VOH和输出低电平VOL 输入高电平VIH 和输入低电平VIL 开门电平VON和关门电平VOFF 空载导通功耗PON 平均传输延迟时间tpd 干扰容限VNH和VNL 输入短路电流IIS 输入漏电流IIH 最大灌电流IOLma

19、x和最大拉电流IOHmax 扇入系数NI和扇出系数NO 第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v233 集电极开路与非门和三态输出与非门1.集电极开路与非门集电极开路与非门 OC门的结构特点门的结构特点 OC与非门的电路特点是将T5输出管的集电极开路。使用OC门时，为保证电路正常工作，必须外接一只电阻RL与电源VDD2相连，称为上拉电阻。OC门的工作原理门的工作原理 OC与非门接上上拉电阻之后，当其输入中有低电平时，T2、T5均截止，Y端输出高电平。当其输入全是高电平时，T2、T5均导通，只要取值适当，T5就可以达到饱和，使Y端输出低电平(0.3V)。可见OC与非门外接上

20、拉电阻后就是一个与非门。第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v233 集电极开路与非门和三态输出与非门1.集电极开路与非门集电极开路与非门OC门的应用 两个或多个OC与非门的输出信号在输出端直接相与的逻辑功能，称为“线与”。实现多路信号在总线上的分时传输 实现电平转换 抬高输出高电平 驱动非逻辑性负载 用来实现“与或非”运算 第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v233 集电极开路与非门和三态输出与非门2.三态输出与非门（三态输出与非门（TSL门）门）工作原理v普通的TTL门电路的输出只有两种状态逻辑0和逻辑1，这两种状态都是低阻输出。三态逻辑（

21、TSL）输出门其输出除了具有这两个状态外，还具有高阻输出的第三状态（或称禁止状态、悬浮状态）。电路输出的三种状态是：v.高电平，即逻辑“1”状态;v.低电平，即逻辑“0”状态;.高阻状态：这种状态是使原TTL门电路中的T4和T5管均处于截止状态，这时输出端相当于悬空，呈现出极高的电阻。输出端的电压值可浮动在0 V至5 V的任意数值上。需要注意的是，在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态，三态门也不是三值门。第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v233 集电极开路与非门和三态输出与非门2.三态输出与非门（三态输出与非门

22、（TSL门）门）三态门的主要用途是可以实现在同一个公用通道上轮流传送多个不同的信息，该公共通道常称之为总线，各个三态门可以在控制信号的控制下与总线相连或脱离 用三态门构成双向总线，实现信号双向传输 第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v234 其他类型的其他类型的TTL门电路门电路v 1或非门或非门 R2B图2-25 TTL或非门电路R1T2T1AR1T2T1R4T4T5R3Y5VVD2VDD第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v234 其他类型的其他类型的TTL门电路门电路v2与或非门与或非门T1R5R4R1T2R2T3T4T5VDDR3Y图2

23、-26 TTL与或非门电路T1A1B1C1A2B2C2T2R1第2章 基本逻辑门电路v 23 集成集成TTL门电路门电路 v235 TTL集成逻辑门电路系列简介v174系列。又称标准TTL系列，属中速TTL器件，其平均传输延迟时间约为10ns，平均功耗约为10mW每门。v274L系列。为低功耗TTL系列，又称LTTL系列。用增加电阻阻值的方法将电路的平均功耗降低为1 mW每门，但平均传输延迟时间较长，约为33ns。v374H系列。为高速TTL系列，又称HTTL系列。该系列的平均传输延迟时间为6nS，平均功耗约为22mW每门。v474S系列。为肖特基TTL系列，又称STTL系列。v574LS系列

24、。为低功耗肖特基系列，又称LSTTL系列。电路中采用了抗饱和三极管和专门的肖特基二极管来提高工作速度，同时通过加大电路中电阻的阻值来降低电路的功耗，从而使电路既具有较高的工作速度，又有较低的平均功耗。其平均传输延迟时间为9nS，平均功耗约为2mW每门。v674AS系列。为先进肖特基系列，又称ASTTL系列，它是74S系列的后继产品，是在74S的基础上大大降低了电路中的电阻阻值，从而提高了工作速度。其平均传输延迟时间为1.5nS，但平均功耗较大，约为20mW每门。v774ALS系列。为先进低功耗肖特基系列，又称ALSTTL系列，是74LS系列的后继产品。是在74LS的基础上通过增大电路中的电阻阻

25、值、改进生产工艺和缩小内部器件的尺寸等措施，降低了电路的平均功耗、提高了工作速度。其平均传输延迟时间约为4 nS，平均功耗约为1mW每门。第2章 基本逻辑门电路v 2.4 集成集成CMOS电路电路v241 CMOS反相器v1电路结构电路结构VO图2-29 CMOS反相器T1（N沟道）T2（P沟道）（a）电路图（b）简化电路VDDVDDViViT1T2VO第2章 基本逻辑门电路v 2.4 集成集成CMOS电路电路v241 CMOS反相器v2工作原理工作原理 v（1）当CMOS非门输入为低电平，即VI=VIL=0V时（VIL|VT2|，所以T2导通，且导通内阻很低，所以 V O=V O H V D

26、 D，即 输 出 为 高 电 平。（2）当输入为高电平，即VI=VIL=VDD时，VGS1=VDD VT1，T1导通，而VGS2=0AFB=AFBA一位数值比较器的逻辑电路图第3章 组合逻辑电路v 34 常用组合逻辑器件常用组合逻辑器件v345 数值比较器v2多位数值比较器v在比较两个多位数的大小时，必须自高而低地逐位比较，而且只有在高位相等时，才需要比较低位。4位数值比较器7485的逻辑图B3A3B2A2B1A1B0A0IABFAB7485(AB)3333223322113322110033221100AB)333322332211332110033221100AB()()()()()()(

27、)()()()FA BAB A BABABABABABAB A BABABABAB I(A=B)33221100A=B()()()()FABABABAB I第3章 组合逻辑电路v 34 常用组合逻辑器件常用组合逻辑器件v346 半加器与全加器v1.半加器半加器v两个一位二进制数相加，称为“半加”，实现半加操作的电路，称半加器 输 入输 出A BS C0 00 11 01 11 01 00 10 0半加器真值表半加器真值表第3章 组合逻辑电路v 34 常用组合逻辑器件常用组合逻辑器件v346 半加器与全加器v1.半加器半加器COASCHASCAB=1&ASCB(a)(b)(c)（a）国际逻辑符号

28、 （b）惯用逻辑符号 （c）逻辑图B第3章 组合逻辑电路v 34 常用组合逻辑器件常用组合逻辑器件v346 半加器与全加器v2.全加器v实现两个多位二进制数的相加，除考虑本位被加数和加数相加外，还应考虑低位来的进位，这三者相加，称为“全加”。实现全加操作的电路，称为全加器(Full Adder)iiiii-1i-1ii-1iiiii-1iiiii-1ii-1SA B CA B CA B CABCCABACBC（a）国际逻辑符号 （b）由异或门构成的全加器逻辑电路 图3-34 全加器电路图AiCi1CICOSiCiBi&111SiCiAiBiCi1&第3章 组合逻辑电路v 34 常用组合逻辑器件

29、常用组合逻辑器件v346 半加器与全加器v2.全加器&AiBiCi-1SCi图335 全加器与非门逻辑电路图第3章 组合逻辑电路v 35 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险v1竞争冒险现象及其产生原因竞争冒险现象及其产生原因v信号通过导线和门电路时，都存在时间的延迟，信号从输入到稳定需要一定的时间。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达的时间会有先有后，这种现象称为竞争。v因竞争而使逻辑电路的输出端产生不应有的过渡干扰脉冲的现象称为冒险。v如果门电路的输入中存在互补信号，当互补信号的状态发生变化时，门电路的输出端就可能出现不

30、应有的过渡干扰脉冲，这就是导致竞争冒险主要原因。第3章 组合逻辑电路v 35 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险v2消除竞争冒险的方法消除竞争冒险的方法v（1）修改逻辑设计v 发现并消除互补变量。v 增加乘积项。v（2）加封锁脉冲v（3）加选通信号v（4）在输出端并联滤波电容第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.1 基本基本RS触发器的工作原理触发器的工作原理1.电路结构电路结构 基本RS触发器是最简单的触发器，是构成其它类型触发器的基本单元。基本触发器的电路可以由两个与非门交叉耦合组成，也可由两个或非门交叉耦合组成，现以两个与非门组成的基本触

31、发器为例，分析其工作原理。时 时 时 时DD01RS，DD10RS，DD11RS，DD00RS，第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.1 基本基本RS触发器的工作原理触发器的工作原理2.功能表功能表 QnQn+1功能说明0 00 001不稳定状态0 10 10100置0（复位）1 01 00111置1（置位）1 11 10101保持原状态DRDS 第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.1 基本基本RS触发器的工作原理触发器的工作原理3.特性方程特性方程 触发器的逻辑功能还可用逻辑函数来描述。这种描述触发器逻辑功能的函数表达式称为特

32、性方程。第第4 4章章 触发器触发器4.1 基本基本RS触发器触发器v4.1.2 基本基本RS触发器的功能触发器的功能1.状态转移图状态转移图 采用图形的方法来描述触发器的逻辑功能转化，能得到其状态转移图。2 波形图波形图 仅仅是由于触发信号电平的不同而导致触发器状态改变的触发方式称为电平触发。综上所述，基本RS触发器属于电平触发方式。第第4 4章章 触发器触发器4.2 同步触发器同步触发器 分析可知，基本触发器的特点是：分析可知，基本触发器的特点是：一旦输入的置0或置1信号出现，输出状态就可能随之而发生变化，这在数字系统中会带来许多的不便。实际使用中，往往要求触发器按一定的节拍（如时钟节拍）

33、动作，于是产生了同步触发器，也称时钟触发器和钟控触发器。同步触发器主要包括同步RS触发器、同步D触发器、同步JK触发器以及同步T触发器等。第第4 4章章 触发器触发器4.2 同步触发器同步触发器v4.2.1 同步同步RS触发器触发器同步RS触发器功能表R SQnQn+1功能说明0 00 00101保持原状态1.10 10111置1（置位）1.01 00100置0（复位）1 11 101不稳定状态第第4 4章章 触发器触发器4.2 同步触发器同步触发器v4.2.2 同步同步D触发器触发器同步D触发器功能表 DQnQn+1功能说明000100置0（复位）110111置1（置位）第第4 4章章 触发

34、器触发器4.2 同步触发器同步触发器v4.2.3 同步触发器存在的问题同步触发器存在的问题空翻空翻 同步触发器在CP=1期间，如果的输入触发信号电平发生多次变化，则触发器的输出状态也发生多次变化，因此在一个时钟周期内，触发器会产生多次翻转，该现象称为空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。造成空翻现象的原因是同步触发器的结构不尽完善。以下将要介绍的几种触发器，由于改善了电路结构，从而可克服空翻现象。第第4 4章章 触发器触发器4.3 主从触发器主从触发器v4.3.1 主从主从RS触发器触发器 1.电路结构电路结构 2.工作原理工作原理 3逻辑功能逻辑功能

35、v特点特点 （1）主从控制，时钟脉冲触发。在主从RS触发器中，主、从触发器的状态受到 CP 脉冲的控制。（2）R、S之间仍存在约束。由于主从 RS 触发器是由同步 RS 触发器组合而成，所以，在 CP=1 期间，R、S 的取值应遵循同步 RS 触发器的要求，即不能同时为有效电平.第第4 4章章 触发器触发器4.3 主从触发器主从触发器v4.3.2 主从主从JK触发器触发器 1 电路结构电路结构 2 逻辑功能分析逻辑功能分析 主从主从 JK 触发器触发器 优点是：主从控制脉冲触发；输入信号 J、K 之间无约束；功能完善。因而是一种应用起来十分灵活和方便的集成触发器。缺点是：抗干扰能力不强。当 C

36、P 下降沿到来时，干扰可能被送入从触发器使主从JK触发器输出错误结果。第第4 4章章 触发器触发器4.3 主从触发器主从触发器v4.3.3 T触发器和触发器和T 触发器触发器1 T 触发器触发器 （1）电路结构（2）逻辑功能分析2 T 触发器触发器 T 触发器具有计数功能（T=1 时）和状态保持功能（T=0 时），因而是一种广泛应用的触发器。在触发器的定型产品中极少生产专门的 T 触发器，它常用JK触发器或其它触发器转换而成。第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器 采用主从触发方式，可以克服电位触发方式的多次翻转现象，但主从触发器有依次翻转特性，这就降低了其抗干扰能力。边沿触

37、发器不仅可以克服电位触发方式的多次翻转现象，而且仅仅在时钟CP的上升沿或下降沿时刻才对输入激励信号响应，这样大大提高了抗干扰能力。边沿触发器有两种形式:CP上升沿（前沿）触发 CP下降沿（后沿）触发第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器v4.4.1 维持维持阻塞边沿阻塞边沿D触发器触发器 维持阻塞D触发器是应用较为普遍的边沿触发器，其输出状态仅取决于 CP 的上升沿到来时D的逻辑状态，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转，抗干扰能力强。1 电路结构和逻辑符号电路结构和逻辑符号第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器v4.4.

38、1 维持维持阻塞边沿阻塞边沿D触发器触发器2 工作原理工作原理 维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。CP上升沿到达前将数据装入。由于电路具有维持阻塞的功能，在CP=1期间，D的状态变化不会影响触发器的输出状态。有效防止空转。3 逻辑功能表示逻辑功能表示 第第4 4章章 触发器触发器4.4 边沿触发器边沿触发器v4.4.2 下降沿触发的下降沿触发的JK触发器触发器1.电路结构电路结构2.工作原理工作原理 可见，边沿 JK 触发器逻辑功能完全与主从 JK 触发器相同，所不同的是它利用接收与非门的延时使触发器在稳定的 CP

39、=0、上升沿及 CP=1 时，J 和 K 都不起作用，而在 CP 由 1 变为 0 的下降沿时刻，触发器解除了“自锁”，接收了输入信号 J、K，并按 JK 触发器的特征规律变化。第第4 4章章 触发器触发器4.5 CMOS主从结构主从结构D边沿触发边沿触发4.5.1 CMOS传输门构成的基本触发器传输门构成的基本触发器 这种基本触发器和前面介绍的钟控基本D触发器功能完全一致，是属于电平触发方式，CP为低电平有效。QCMOS传输门基本触发器CPD1TG1TG211第第4 4章章 触发器触发器4.5 CMOS主从结构主从结构D边沿触发器边沿触发器v4.5.2 CMOS传输门构成的传输门构成的D边沿

40、触发器边沿触发器 分析可见,D触发器的状态转移是发生在CP上升沿（前沿）到达时刻，且接收这一时刻的输入激励信号D,因此：v4.5.3 CMOS传输门构成的传输门构成的JK边沿触发器边沿触发器 综上所述，边沿触发器工作时，总是在 CP 的上升沿（或下降沿）之前接收输入信号，而在 CP 的上升沿（或下降沿）到来时刻触发翻转，记忆或传输信号，在触发沿过后封锁输入，这三步均在触发沿前后完成，故称边沿触发器。因此，边沿触发器较其它触发器抗干扰能力强、速度快、使用灵活。n+1QD CP第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.1 集成触发器举例集成触发器举例1TTL主从主从JK触发

41、器触发器74LS722高速高速CMOS边沿边沿D触发器触发器74HC74输 入输 出RDSDCPDQQ01xx0110 xx1011001 11110第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.2 触发器功能的转换触发器功能的转换 触发器按功能分有RS、JK、D、T、T五种类型，但最常见的集成触发器是JK触发器和D触发器。T、T触发器没有集成产品，如需要时，可用其他触发器转换成T或T触发器。JK触发器与D触发器之间的功能也是可以互相转换的。1.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器2用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器第

42、第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.3 集成触发器的脉冲工作特性和主要指标集成触发器的脉冲工作特性和主要指标1触发器的脉冲工作特性触发器的脉冲工作特性 触发器的脉冲工作特性是指触发器对时钟脉冲、输入信号以及它们之间相互配合的的时间关系的要求。掌握这种工作特性对触发器的应用非常重要。（1）维持阻塞D触发器的脉冲工作特性。（2）主从JK触发器的脉冲工作特性。第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.3 集成触发器的脉冲工作特性和主要指标集成触发器的脉冲工作特性和主要指标2集成触发器的主要参数集成触发器的主要参数（1）直流参数直流参数（a）电源电流

43、ICC：指空载功耗电流（b）低电平输入电流IIL：指输入被短路时的电流（c）高电平输入电流IIH：将各输入端接高电平（VDD）时输入电流（d）输出高电平VOH和输出低电平VOL：Q 或输出高电平时的对地电压值为VOH，输出低电平时的对地电压值为VOL。第第4 4章章 触发器触发器4.6 集成触发器集成触发器v4.6.3 集成触发器的脉冲工作特性和主要指标集成触发器的脉冲工作特性和主要指标2集成触发器的主要参数集成触发器的主要参数（2）开关参数）开关参数（a）最高时钟频率fmax（b 对时钟信号的延迟时间（tCPLH、tCPHL）（c）对直接置0（RD）或置1（SD）的延迟时间第第5 5章章 时

44、序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.1 时序逻辑电路的结构特点时序逻辑电路的结构特点 时序逻辑电路的基本特点是，任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。时序电路的结构具有两个特点：第一，时序电路往往由组合逻辑电路和存储电路组成，而且存储电路是必不可少的。第二，存储电路的输出反馈到输入端，与输入信号共同决定组合逻辑电路的输出。第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.2 时序逻辑电路的分类时序逻辑电路的分类 根据存储电路（即触发器）状态变化的特点，时序逻辑电路分为两大类：同步时序

45、逻辑电路 异步时序逻辑电路 在同步时序逻辑电路中，所有存储单元状态的变化都是在同一时钟信号操作下同时发生的，各个触发器的时钟脉冲相同。而在异步时序逻辑电路中，存储单元状态的变化不是同时发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.3 时序逻辑电路的表示方法时序逻辑电路的表示方法 时序电路的逻辑功能除了用逻辑方程即状态方程、输出方程和驱动方程等方程式表示之外，还可以用状态表、状态图、时序图等形式来表示。状态表、状态图、时序图都是描述时序电路状态转换全部过程的方法，它们之间是可以相互

46、转换的。1.逻辑方程2.状态转移表3.状态转移图4.时序图第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.4 时序逻辑电路的分析方法时序逻辑电路的分析方法 时序逻辑电路的分析，就是根据给定时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路状态与输出信号的变化规律，从而了解时序逻辑电路的逻辑功能。时序逻辑电路分析方法如下：写方程式 求状态方程 列状态表、画状态图和时序图 说明电路的逻辑功能第第5 5章章 时序逻辑电路时序逻辑电路5.1 时序逻辑电路概述时序逻辑电路概述v5.1.4 时序逻辑电路的分析方法时序逻辑电路的分析方法同步时序逻辑电

47、路分析举例异步时序逻辑电路分析举例第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值。由个触发器构成的计数器，其模值一般应满足。计数器有许多不同的类型：按时钟控制方式来分有异步、同步两大类；按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；按模值来分有二进制、十进制和任意进制计数器。第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器1 异步二进制加法计数器电路原理异步二进制

48、加法计数器电路原理C1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1由JK触发器组成的3位异步二进制加法计数器C1J1K1第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器2异步二进制减法计数器电路原理异步二进制减法计数器电路原理J1C1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1由JK触发器组成的3位异步二进制减法计数器第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器3同步二进制加法计数器同步二进制加法计数器 由JK触发器组成的3位同步二

49、进制加法计数器J1C1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1&CO第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.1 二进制计数器二进制计数器4.同步二进制减法计数器同步二进制减法计数器J1C1K1FF1Q1Q1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1&由JK触发器组成的3位同步二进制减法计数器Q0Q1Q2第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.2 非二进制计数器非二进制计数器在非二进制计数器中，最常用的是十进制计数器。1.异步十进制加法计数器异步十进制加法计数器J1C1K1FF1Q1Q

50、1J2C1K2FF2Q2Q2J0C1K0FF0Q0Q0CP1J3C1K3Q3FF3&Q3由JK触发器组成的异步十进制加法计数器第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.2 非二进制计数器非二进制计数器2同步十进制加法计数器同步十进制加法计数器J1C1K1FF1Q1J2C1K2FF2Q2J0C1K0FF0Q0CP1&J3C1K3Q3&CO由JK触发器组成的同步十进制加法计数器Q2Q1Q0Q3第第5 5章章 时序逻辑电路时序逻辑电路5.2 计数器计数器v5.2.3 集成计数器集成计数器 74LS90 74LS160 74LS161 74LS162 74LS1631.异步