ARM嵌入式系统原理与应用-第2章-ARM体系结构课件.pptx

1、第二章 ARM体系结构本章内容简介2.1 ARM体系结构概述2.2 ARM体系结构分析2.3 ARM处理器模式与寄存器2.4 ARM体系的异常处理2.5 ARM体系的存储系统2.1 ARM体系结构概述体系结构概述2.1.1 ARM2.1.1 ARM技术简介技术简介2.1.2 ARM2.1.2 ARM体系结构的版本体系结构的版本2.1.3 ARM2.1.3 ARM处理器内核系列处理器内核系列2.1.1 ARM技术简介ARM（Advanced RISC Machines）公司于1990年成立，由苹果电脑、Acorn电脑集团和VLSL Technology合资组建，主要推广Acorn Compute

2、r公司研发的首个商用RISC处理器ARM处理器。ARM公司是专门从事基于RISC技术芯片设计开发的公司，为知识产权供应商。2.1.1 ARM技术简介采用RISC结构的ARM微处理器一般具有如下特点：1)体积小、低功耗、低成本、高性能；2)支持Thumb(16位)/ARM(32位)双指令集，能很好的兼容8/16位器件；3)大量使用寄存器，指令执行速度更快；4)大多数数据操作都在寄存器中完成；5)寻址方式灵活简单，执行效率高；6)指令长度固定。2.1.2 ARM体系结构的版本为了精确表述在ARM体系结构和实现中所使用的指令集，迄今为止，将其定义了7种主要版本，分别用版本号17表示。表2-1给出体系

3、结构版本和处理器内核的关系。2.1.3 ARM处理器内核系列ARM微处理器目前包括ARM7系列、ARM9系列、ARM9E系列、ARM10E系列、SecurCore系列、Intel的StrongARM、Xscale等多个系列，除了具有ARM体系结构的共同特点以外，每一个系列的ARM微处理器都有各自的特点和应用领域。ARM公司给每个内核都有命名，通过内核的名字能够看到处理器内核的部分信息。1、ARM内核版本命名规则ARMxyzTDMIEJF-S x系列号，例如ARM7中的“7”、ARM9中的“9”；y内部存储管理/保护单元，例如ARM72中的“2”、ARM94中的“4”；z内含有高速缓存Cache

4、；T支持16位的Thumb指令集；D支持JTAG片上调试；M支持用于长乘法操作（64位结果）的ARM指令，包含快速乘法器；I 带有嵌入式追踪宏单元ETM（Embedded Trace Macro），用来设置断点和观察点的调试硬件；E增强型DSP指令（基于TDMI）；J含有Java加速器Jazelle，与Java虚拟机相比，Java加速器Jazelle使Java代码运行速度提高了8倍，功耗降低到原来的80%；F向量浮点单元；S可综合版本，意味着处理器内核是以源代码形式提供的。2、ARM7系列1)具有嵌入式ICE-RT逻辑，调试开发方便；2)极低的功耗，适合对功耗要求严格的应用，如便携式产品；3)

5、能够提供0.9MIPS/MHz的三级流水线结构；4)代码密度高并兼容16位的Thumb指令集；5)对操作系统的支持广泛，包括Windows CE、Linux、Palm OS等；6)指令系统与ARM9、ARM9E和ARM10E系列兼容，便于用户的产品升级换代；7)主频最高可达130MIPS，高速的运算处理能力能胜任绝大多数的复杂应用。3、ARM9系列ARM9系列微处理器在高性能和低功耗特性方面提供最佳的性能。具有以下特点：1)提供1.1MIPS/MHz5级流水线结构；2)支持32位ARM指令集和16位Thumb指令集；3)支持32位的高速AMBA总线接口；4)全性能MMU，支持Windows C

6、E、Linux、Palm OS等主流嵌入式操作系统；5)MPU支持实时操作系统；6)支持数据Cache和指令Cache，具有更高的指令和数据处理能力。3、ARM9系列 ARM9E系列微处理器为可综合处理器，使用单一的处理器内核提供了微控制器、DSP、Java应用系统的解决方案，极大地减少了芯片的面积和系统的复杂程度。ARM9E系列微处理器提供了增强的DSP处理能力，很适合于那些需要同时使用DSP和微控制器的应用场合。4、ARM1OE系列ARM10E系列微处理器具有高性能、低功耗的特点，由于采用了新的体系结构，与同等的ARM9 器件相比较，在同样的时钟频率下，性能提高了近50，同时，ARM10E

7、 系列微处理器采用了两种先进的节能方式，使其功耗极低。ARM10E系列微处理器的主要特点如下：1)支持DSP指令集，适合于需要高速数字信号处理的场合；2)6级整数流水线，指令执行效率更高；4)支持32位的高速AMBA总线接口；5)支持VFP10浮点处理协处理器；7)支持数据Cache和指令Cache，具有更高的指令和数据处理能力；8)主频最高可达400MIPS；9)内嵌并行读/写操作部件。5、ARM11系列ARM11系列微处理器是ARM新指令结构ARMv6的第一代设计实现。具有强劲的媒体处理能力和低功耗特点，特别适用于无线和消费类电子产品。1)8级流水线为比以前的ARM内核提高了至少40%的吞

8、吐量。2)低功耗,ARM11在处理器能提供超高性能的同时，还要保证功耗、面积的有效性。3)ARM11 处理器软件可以与以前所有 ARM 处理器兼容，并引入了用于媒体处理的 32 位 SIMD、用于提高操作系统上下文切换性能的物理标记高速缓存、强制实施硬件安全措施的 TrustZone 以及针对实时应用的紧密耦合内存6、ARM Cortex系列n基于v7/8结构n命名格式也改为Cortex+内核类型+编号n内核首次从单一款式变成3种款式nCortex-A系列 高端 性能约为 ARM11三倍nCortex-R 系列 实时应用nCortex-M 系列 低端2.2 ARM体系结构分析体系结构分析2.2

9、.1复杂指令集和精简指令集复杂指令集和精简指令集2.2.2 普林斯顿结构和哈佛结构普林斯顿结构和哈佛结构2.2.3 流水线流水线技术技术2.2.1 按指令集复杂指令集复杂指令集CISC精简指令集精简指令集RISC2.2.2 按存储器结构按存储器结构普林斯顿结构（冯氏结构）普林斯顿结构（冯氏结构）哈佛结构哈佛结构微处理器根据存储器结构可以分为哈佛（Harvard）结构和普林斯顿（Princeton）结构。ARM内核中ARM7系列基于普林斯顿结构，ARM9系列之后基本都为哈佛结构。2.2.3 流水线技术流水线技术是指将一个重复的时序过程分解成为若干个子过程，而每个子过程都可有效地在其专用功能段上与

10、其他子过程同时执行。2.2.3流水线技术_三级流水ARM7系列内核采用了三条流水线的内核结构 2.2.3 流水线技术_三级流水 通过多个部件并行，使得处理器在处理简单的寄存器操作指令时，吞吐率为平均每个时钟周期一条指令 2.2.3 流水线技术_三级流水 除了分支 指令外，由于冯.诺伊曼体系结构，不能够同时访问数据存储器和指令存储器，存储器指令有时也会造成流水线阻断 2.2.3流水线技术_五级流水 ARM9采用哈佛结构，避免了数据访问和取指的总线冲突，采用更为高效的五级流水线设计。2.2.3流水线技术_五级流水有资料表明，同样主频下ARM9的处理性能比ARM7高20%-30%2.2.3流水线技术

11、_五级流水读寄存器是在译码阶段，写寄存器是在回写阶段。如果当前指令(A)的目的操作数寄存器和下一条指令(B)的源操作数寄存器一致，B指令就需要等A回写之后才能译码。这就是五级流水线中的寄存器冲突。2.3 ARM处理器模式与寄存器处理器模式与寄存器2.3.1 ARM处理器模式2.3.2 ARM内部寄存器2.3.1 ARM处理器模式ARM微处理器支持7种运行模式，分别为：用户模式（usr）：快速中断模式（fiq）：外部中断模式（irq）：管理模式（svc）：数据访问终止模式(abt)：系统模式（sys）：未定义指令中止模式（und）：2.3.2 ARM内部寄存器ARM微处理器共有37个32位寄存器

12、，其中31个为通用寄存器，6个为状态寄存器，如图2-8所示。但是这些寄存器不能被同时访问，具体哪些寄存器是可编程访问的，取决微处理器的工作状态及具体的运行模式。1、通用寄存器(1)、未分组寄存器R0R7(2)、分组寄存器R8R14R8R12R13 SPR14 LR(3)、程序计数器PC(R15)2、程序状态寄存器n当前程序状态寄存器 CPSR Current Program Status Registern备份的程序状态寄存器 SPSR Saved Program Status Register2、程序状态寄存器_标志位标志位含含 义义N当用两个补码表示的带符号数进行运算时，当用两个补码表示的

13、带符号数进行运算时，N=1 表示运算的结果为负数；表示运算的结果为负数；N=0 表示运算的结果为正数或零；表示运算的结果为正数或零；ZZ=1 表示运算的结果为零；表示运算的结果为零；Z=0表示运算的结果为非零；表示运算的结果为非零；C可以有可以有4种方法设置种方法设置C的值：的值：加法运算（包括比较指令加法运算（包括比较指令CMN）：当运算结果产生了进位时（无符号）：当运算结果产生了进位时（无符号数溢出），数溢出），C=1，否则，否则C=0。减法运算（包括比较指令减法运算（包括比较指令CMP）：当运算时产生了借位（无符号数溢）：当运算时产生了借位（无符号数溢出），出），C=0，否则，否则C=1

14、。对于包含移位操作的非加对于包含移位操作的非加/减运算指令，减运算指令，C为移出值的最后一位。为移出值的最后一位。对于其他的非加对于其他的非加/减运算指令，减运算指令，C的值通常不改变。的值通常不改变。V可以有可以有2种方法设置种方法设置V的值：的值：对于加对于加/减法运算指令，当操作数和运算结果为二进制的补码表示的带减法运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，符号数时，V=1表示符号位溢出。表示符号位溢出。对于其他的非加对于其他的非加/减运算指令，减运算指令，V的值通常不改变。的值通常不改变。2、程序状态寄存器_控制位M4：0处理器模式0b10000用户模式0b10001

15、FIQ模式0b10010IRQ模式0b10011管理模式0b10111中止模式0b11011未定义模式0b11111系统模式I、F为中断禁止位，I=1禁止IRQ中断，F=1 禁止FIQ中断 对于ARM体系结构v5及以上的版本的T系列系列处理器，当该位为1时，程序运行于Thumb状态，否则运行于ARM状态 运行模式位M4：0：M0、M1、M2、M3、M4是模式位。3、不同模式下寄存器组织2.1 ARM体系结构概述2.2 ARM体系结构分析2.3 ARM处理器模式与寄存器2.4 ARM体系的异常处理2.5 ARM体系的存储系统2.4 ARM体系的异常处理当正常的程序执行流程发生暂时的停止时，称之为

16、异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。1、异常类型异常类型异常类型具体含义具体含义复位当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行。未定义指令当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常。可使用该异常机制进行软件仿真。软件中断该异常由执行SWI指令产生，可用于用户模式下的程序调用特权操作指令。可使用该异常机制实现系统功能调用。指令预取中止若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取

17、中止异常。数据中止若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常。IRQ（外部中断请求）当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可通过该异常请求中断服务。FIQ（快速中断请求）当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常。2、处理流程n(1)、保存下一条指令的地址 n(2)、保存CPSRn(3)、设置CPSR的运行模式位n4)、强制PC从异常向量取址 n5)、异常处理完毕之后，返回 2、处理流程_伪码描述R14_=Return LinkSPSR_=CPSRCPSR4:0=Exception

18、 Mode NumberCPSR5=0；当运行于ARM工作状态时If =Reset or FIQ then ；当响应FIQ异常时，禁止新的FIQ异常CPSR6=1CPSR7=1PC=Exception Vector Address 3、优先级（Exception Priorities）优先级异 常1（最高）复位2数据中止3FIQ4IRQ5预取指令中止6（最低）未定义指令、SWI本章内容简介2.1 ARM体系结构概述2.2 ARM体系结构分析2.3 ARM处理器模式与寄存器2.4 ARM体系的异常处理2.5 ARM体系的存储系统2.5ARM体系中存储系统1、地址空间、地址空间ARM体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据，从第四个字节到第七个字节放置第二个存储的字数据，依次排列。作为32位的微处理器，ARM体系结构所支持的最大寻址空间为4GB（232字节）。2.5ARM体系中存储系统2、存储器格式、存储器格式大端格式大端格式 字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中，小端格式小端格式与大端存储格式相反 2.5ARM体系中存储系统3、存储器访问对准、存储器访问对准 ARM系统中无论取指还是内存访问都应根据指令以字、半字或字节对准访问，如果出现非对齐的情况，将发生错误。