常用组合逻辑电路及其芯片课件.pptx

1、1第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五熟悉常用组合逻辑电路熟悉常用组合逻辑电路重点掌握常用组合逻辑电路的芯片重点掌握常用组合逻辑电路的芯片主要要求：主要要求：10.2 10.2 常用组合逻辑电路及其芯片常用组合逻辑电路及其芯片第1页，共32页。2第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五10.1.2 加法器与比较器加法器与比较器 (Adder&comparer)(Adder&comparer)1.加法器加法器FAn An Bn Ci+1 SnFAn-1 An-1 Bn-1 Cn Sn-1FA0 A0 B0 C1

2、S0.C0n+1n+1个全加器串接起来，构成个全加器串接起来，构成n+1n+1位串行加法器，实现两个位串行加法器，实现两个n+1位位的二进制数的二进制数AnAn-1A1A0和和B Bn nB Bn-1n-1BB1 1B B0 0的加法运算。的加法运算。第2页，共32页。3第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五2.2.比较器比较器1 1）一位比较器一位比较器设设A A，B B是两个一位二进制数，比较结果为是两个一位二进制数，比较结果为E E（A=BA=B），H H（ABAB），L L（AB)AB)。输输 入入 输输 出出AB00011011E1001H0

3、010L0100E=AB+ABH=ABL=AB真值表真值表表达式表达式电电路路第3页，共32页。4第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五11&=1ABHLE 2 2）多位比较器多位比较器若最高位若最高位AnBn，则，则A B，H=1若若An Bn，则，则A B，L=1若若An=Bn，则，则逐位比较下一位逐位比较下一位，.注：注：多位比较器的比较规则是从高位到低位逐位比较多位比较器的比较规则是从高位到低位逐位比较逻辑电路逻辑电路第4页，共32页。5第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五10.2.2 编码器编码器

4、(coder)(coder)所谓的所谓的编码器，编码器，就是在数字系统中，能把具有特定意义的就是在数字系统中，能把具有特定意义的信息（数字和字符）变成若干位代码的电路。信息（数字和字符）变成若干位代码的电路。1.二进制编码器二进制编码器定义：定义：将信号变为二进制代码的电路将信号变为二进制代码的电路（以（以3 3线线88线编码器线编码器为例）为例）：分类：分类：普通编码：普通编码：优先编码：优先编码：集成集成T341 二进制编码器二进制编码器二二十进制编码器十进制编码器任何时刻只能允许一个信号输入。任何时刻只能允许一个信号输入。允许多个信号同时输入，但输出信号允许多个信号同时输入，但输出信号则

5、按优先等级次序进行编码输出。则按优先等级次序进行编码输出。第5页，共32页。6第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五Y2=A4A5A6A7Y1=A2A3A6A7Y0=A1A3A5A7以以8 8线线33线编码器（线编码器（即即8 8个输入，个输入，3 3个输出）个输出）：由电路得：由电路得：第6页，共32页。7第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五A0 A 1 A2 A3 A4 A5 A6 A7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1

6、0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1根据逻辑关系式列出编码器的真值表，（高电平表示有信号输入）根据逻辑关系式列出编码器的真值表，（高电平表示有信号输入）注：注：8个待编码的输入信号任何时刻只有一个为高电平，输出三位可反映不同输入信号个待编码的输入信号任何时刻只有一个为高电平，输出三位可反映不同输入信号状态。状态。第7页，共32页。8第第1010章章 组合逻辑电路组合逻辑电路2022年

7、年8月月12日星期五日星期五2.二二十进制编码器十进制编码器下图为下图为8421BCD8421BCD码编码器电路：码编码器电路：A A1 1A A9 9为为输输入入.Y0Y3位输出位输出第8页，共32页。9第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五电路的逻辑表达式：电路的逻辑表达式：76321975310AAAAYAAAAAY98376542AAYAAAAY第9页，共32页。10第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五逻辑表达式列出真值表：逻辑表达式列出真值表：输入信号输入信号 对应对应 输出输出A9A8A7A6A5

8、A4A3A2A1 十进制数十进制数 Y3Y2Y1Y0 000000000 0 0000 000000001 1 0001 000000010 2 0010 000000100 3 0011 000001000 4 0100 000010000 5 0101 000100000 6 0110 001000000 7 0111 010000000 8 1000 100000000 9 1001第10页，共32页。11第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五3.集成编码器集成编码器（a）内部逻辑图）内部逻辑图（b）外部引脚图）外部引脚图 8 8线线33线编码器

9、线编码器第11页，共32页。12第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五 IE I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YE YEX 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1

10、1 1 1 0 表表10.2.5 T341编码器真值表编码器真值表当当I IE E=0=0，正常编码；，正常编码；当当I IE E=1=1，或所有输入无低，或所有输入无低电平送入时，编码器不工电平送入时，编码器不工作。作。输入，输入，低电平有效低电平有效反码输出端反码输出端选通输入端选通输入端选通输出端选通输出端扩展端扩展端第12页，共32页。13第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五电路输出端的逻辑表达式为：电路输出端的逻辑表达式为：7E6E5E4E2IIIIIIIIY 7E6E543E542E1IIIIIIIIIIIIY 7E65E643E6421

11、EIIIIIIIIIIIIIIY0 集成编码器集成编码器T341T341的几点说明：的几点说明：1 1）实际使用，可把最重要的输入信号接）实际使用，可把最重要的输入信号接I I7 7，次要的接，次要的接I I6 6，最不重要，最不重要的接的接I I0 0。2 2）编码时，必保证优先等级比此输入信号高的信号无效。）编码时，必保证优先等级比此输入信号高的信号无效。3 3）T341T341可以多极连接，以扩展输入端和输出端。可以多极连接，以扩展输入端和输出端。第13页，共32页。14第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五IE I7 I6 I5 I4 I3 I

12、2 I1 I0IE I7 I6 I5 I4 I3 I2 I1 I0I15 I14 I13 I12 I11 I10 I9 I8I7 I6 I5 I4 I3 I2 I1 I0允允许许&YEX Y2 Y1 Y0 YE YEX Y2 Y1 Y0 YEQ0Q1Q2Q3高位高位T341低位低位T341优先标志优先标志两块两块T341T341的串接方式的串接方式如用两块如用两块T341T341构成的构成的16-416-4线优先编码器如下图所示：线优先编码器如下图所示：第14页，共32页。15第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五译码器译码器A0 A1An-1Y0Y1

13、Ym-110.2.3 译码器译码器 (decoder)(decoder)1.1.二进制译码器二进制译码器特点：特点：n线线-2n线译码器。（线译码器。（注：注：n个输入，个输入，2n个输出）个输出）以以74LS138（3线线-8线）译码器为例：线）译码器为例：二进制译码器的一般电路二进制译码器的一般电路输输出出输输入入二进制二进制代码代码第15页，共32页。16第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五允许端允许端 输入端输入端 输出端输出端G1 G2A G2B C B A Y0Y7 1 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1

14、1 0 0 1 0 1 1 1 0 1 1 1 Y0=0 其余为其余为1 Y1=0 其余为其余为1 Y2=0 其余为其余为1 Y3=0 其余为其余为1 Y4=0 其余为其余为1 Y5=0 其余为其余为1 Y6=0 其余为其余为1 Y7=0 其余为其余为1Y0Y7全全174LS138译码器真值表译码器真值表第16页，共32页。17第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五 74LS138 74LS138译码器原理图译码器原理图允允许许端端输输入入输输出出第17页，共32页。18第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五

15、74LS138 74LS138译码器引脚图译码器引脚图直流电源端直流电源端接地端接地端允许端允许端输入端输入端输出端输出端第18页，共32页。19第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五译码器的应用译码器的应用（用二进制译码器（用二进制译码器7413874138实现逻辑函数）实现逻辑函数）7653174211)7,6,5,3(),()7,4,2,1(),(mmmmmCBACmmmmmCBASiiiiiiii第19页，共32页。20第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五2.七段显示译码器七段显示译码器LEDLED发

16、光二极管显示器发光二极管显示器LCDLCD液晶显示器液晶显示器CRTCRT阴极射线显示器阴极射线显示器共阴型共阴型共阳型共阳型bafgcdeabcdefg 七段数字显示器七段数字显示器（a）七段显示器笔画结构）七段显示器笔画结构（b）共阴极）共阴极（c）共阳极）共阳极第20页，共32页。21第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五显示数字显示数字 段码段码a b c d e f g 0123456789 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1

17、1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 共阴极七段共阴极七段LEDLED显示字型段码表显示字型段码表第21页，共32页。22第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五一般数字系统中处理和运算结果都是用二进制编码、一般数字系统中处理和运算结果都是用二进制编码、BCDBCD码或其他码或其他编码表示，将最终结果通过编码表示，将最终结果通过LEDLED显示器用十进制数表示出来。如图显示器用十进制数表示出来。如图所示。所示。bafgcdeabcdefg七七段段显显示示译译码码驱驱

18、动动器器BCD码码 七段显示译码器七段显示译码器第22页，共32页。23第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五b=c=f=g=0，a=d=e=1c=d=e=f=g=0，a=b=1共阳极共阳极第23页，共32页。24第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五常见的译码驱动器，如共阳极常见的译码驱动器，如共阳极74LS4774LS47，共阴极，共阴极74LS4874LS48等。等。74LS4774LS47、74LS4874LS48输入是输入是BCDBCD码，输出是七段显示器的段码。码，输出是七段显示器的段码。使用使用7

19、4LS4774LS47的译码驱动电路如图所示。的译码驱动电路如图所示。LED LED七段显示译码器电路逻辑图七段显示译码器电路逻辑图第24页，共32页。25第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五10.2.4 多路开关多路开关 (Malti-switching)(Malti-switching)输出输出输入输入 多路选择器多路选择器 多路分配器多路分配器1.多路数据开关多路数据开关（1 1）多路数据选择器）多路数据选择器功能：从多路输入数字信号中选出一个，并将它传输到输出端。功能：从多路输入数字信号中选出一个，并将它传输到输出端。.2n个个输入输入2n个

20、个输出输出一入多出一入多出多入一出多入一出n n个选择控个选择控制端制端第25页，共32页。26第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五多路数据选择器的一般结构如下图所示：多路数据选择器的一般结构如下图所示：)AA(D)AA(D)AA(D)AA(DSTY013012011010选选择择控控制制端端数数据据输输入入信信号号输出控制信号输出控制信号4 4选选1 1选择器选择器第26页，共32页。27第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五 常用的多路数据开关有常用的多路数据开关有74LS15174LS151（8 8选选

21、1 1）、）、74LS15374LS153（双（双4 4选选1 1）数据选择器等。）数据选择器等。数据选择器数据选择器74LS15174LS151原理图原理图当当S ST T=0=0时，时，通过通过CBA的不同组的不同组合，选择合，选择不同的通不同的通道。道。第27页，共32页。28第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五 数据选择器数据选择器74LS15174LS151引脚图引脚图第28页，共32页。29第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五输输 入入输输 出出选选 择择 控控 制制选通选通 SYWC B A

22、1 0 1 0 0 0 0 D0 D0 0 0 1 0 D1 D1 0 1 0 0 D2 D2 0 1 1 0 D3 D3 1 0 0 0 D4 D4 1 0 1 0 D5 D5 1 1 0 0 D6 D6 1 1 1 0 D7 D7 74LS151 74LS151逻辑功能表逻辑功能表第29页，共32页。30第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五（2 2）多路数据分配器）多路数据分配器功能：功能：把把1 1个输入信号分配到多路输出的其中之一去，故又称个输入信号分配到多路输出的其中之一去，故又称“逆逆 多路选择器多路选择器”或或“逆多路开关逆多路开关”。

23、74LS13874LS138（3 3线线88线译码器）可以作为线译码器）可以作为1818数据分配器。数据分配器。当允许输入端当允许输入端GAB输入数据输入数据D=1时，所有输出端时，所有输出端Y0Y7全部为高电平全部为高电平1，与，与CBA无关。无关。当输入数据当输入数据D=0时，输出有控制信号时，输出有控制信号CBA决定，从而实现决定，从而实现1路输入路输入数据分配到数据分配到8个输出中的个输出中的1个的功能。个的功能。第30页，共32页。31第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五2.多路模拟开关多路模拟开关 AD7501AD7501是单向是单向8 8通道多路模拟开关，具有多路选择器功能。通道多路模拟开关，具有多路选择器功能。原理图及引脚图如下图原理图及引脚图如下图a a和和b b所示：所示：第31页，共32页。32第第1010章章 组合逻辑电路组合逻辑电路2022年年8月月12日星期五日星期五3.光电开关光电开关 （光电耦合器）（光电耦合器）输入为发光二极管，输入为发光二极管，输出为光敏二极管输出为光敏二极管第32页，共32页。