新编位微型计算机原理及应用课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《新编位微型计算机原理及应用课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 新编 微型计算机 原理 应用 课件
- 资源描述:
-
1、优秀精品课件文档资料第第7 7章章 存储器系统存储器系统7.1 7.1 概述概述1.1.存储系统概念存储系统概念 由由n n(n=2n=2)个速度、容量、价格各不相同)个速度、容量、价格各不相同的存储器组成由硬件或软件进行辅助管理的系的存储器组成由硬件或软件进行辅助管理的系统称为存储系统。下图是一个典型的存储系统。统称为存储系统。下图是一个典型的存储系统。M1(T1,S1,C1)M2(T2,S2,C2)Mn(Tn,Sn,Cn)Tmin(T1,T2,Tn),用访问时间来表示用访问时间来表示Smax(S1,S2,Sn),用用MB或或GB表示表示Cmin(C1,C2,Cn),用每位的价格来表示用每位
2、的价格来表示从外部看从外部看 存储系统原理存储系统原理2.2.存储器的体系结构存储器的体系结构 存储系统的设计始终围绕着解决速度(访问存储系统的设计始终围绕着解决速度(访问时间时间T T)、容量()、容量(S S)和价格()和价格(C C)之间的矛盾而进)之间的矛盾而进行的。行的。(1 1)访存局部性原理)访存局部性原理 从大量的统计中可以得到这样一个规律:从大量的统计中可以得到这样一个规律:程序对存储空间的程序对存储空间的90的访问局限于存储空间的访问局限于存储空间的的10的区域中,而另外的区域中,而另外10的访问则分布在的访问则分布在存储空间的其余存储空间的其余90的区域中。的区域中。时间
3、局部性时间局部性,如果一个存储项被访问,则可能,如果一个存储项被访问,则可能该项会很快再次被访问。该项会很快再次被访问。空间局部性空间局部性:如果一个存储项被访问,则该项:如果一个存储项被访问,则该项及相邻近的项也可能很快被访问。及相邻近的项也可能很快被访问。(2)层次化存储系统层次化存储系统 根据根据访存局部性原理访存局部性原理来解决存储器容量来解决存储器容量和速度的矛盾,就是要求将计算机频繁访问和速度的矛盾,就是要求将计算机频繁访问的数据存放在速度较高的存储介质中,而将的数据存放在速度较高的存储介质中,而将不频繁访问的数据存放在速度较慢但价格较不频繁访问的数据存放在速度较慢但价格较低的存储
4、介质中,为此人们想到了层次化的低的存储介质中,为此人们想到了层次化的存储器实现方法。下图示出了按这种方式构存储器实现方法。下图示出了按这种方式构成的存储器系统。成的存储器系统。通用寄存器堆Cache(静态随机存储器SRAM)主存储器(动态随机存储器DRAM、ROM)辅助存储器(磁盘存储器等)海量存储器(磁带、光盘存储器等)CPU内部第1层第2层第5层第3层第4层访问速度增高存储容量增大,每位的价格降低3.3.存储器系统的设计目标存储器系统的设计目标 存储器系统设计目标之一就是要以存储器系统设计目标之一就是要以较小的成本较小的成本使存储器系统与处理机的速度相匹配,或者说达使存储器系统与处理机的速
5、度相匹配,或者说达到到与处理机相应的工作速度与处理机相应的工作速度和传输频带宽度。同和传输频带宽度。同时还要求存储器有时还要求存储器有尽可能大的容量尽可能大的容量。7.2 7.2 存储器基础知识存储器基础知识 1.RAM1.RAM:随机存储器:随机存储器,习惯上称为习惯上称为“内存内存”,CPUCPU执执 行指令可对其进行行指令可对其进行“读读”、“写写”操作。操作。H 静态静态RAMRAM:集成度低,信息稳定,读写速度快。:集成度低,信息稳定,读写速度快。H 动态动态RAMRAM:集成度高,容量大,缺点是信息存:集成度高,容量大,缺点是信息存储不稳定,只能保持几个毫秒,为此要不断进储不稳定,
6、只能保持几个毫秒,为此要不断进行行“信息再生信息再生”,即进行,即进行 “刷新刷新”操作。操作。一一.分类分类:存储器存储器主存储器主存储器:RAM:RAM、ROM(EPROM)ROM(EPROM)辅助存储器辅助存储器:磁盘、光盘磁盘、光盘高速缓冲存储器高速缓冲存储器 H 内存条内存条:由于动态由于动态RAMRAM集成度高,价格较便宜,集成度高,价格较便宜,在微机系统中使用的动态在微机系统中使用的动态RAMRAM组装在一个条状组装在一个条状的印刷板上。系统配有动态的印刷板上。系统配有动态RAMRAM刷新控制电路,刷新控制电路,不断对所存信息进行不断对所存信息进行“再生再生”。2.ROM:2.R
7、OM:只读存储器只读存储器 只读存储器是指:所存信息只能读出只读存储器是指:所存信息只能读出,不能写入。不能写入。H 掩模式掩模式ROMROM:初始信息是在芯片制造时写入的。:初始信息是在芯片制造时写入的。H EPROMEPROM:初始信息是在专门的写入器上写入的。:初始信息是在专门的写入器上写入的。3.ROM/EPROM3.ROM/EPROM在微机系统中的应用在微机系统中的应用:H 存放存放“基本输入基本输入/输出系统程序输出系统程序”(简称简称BIOS)BIOS)。H BIOSBIOS是计算机最底层的系统管理程序是计算机最底层的系统管理程序,操操作系统和用户程序均可调用。作系统和用户程序均
8、可调用。4.4.高速缓冲存储器高速缓冲存储器Cache:Cache:Cache Cache位于位于CPUCPU与主存储器之间,由高与主存储器之间,由高速静态速静态RAMRAM组成。容量较小,为提高整机组成。容量较小,为提高整机的运行速度而设置的运行速度而设置,应用程序不能访问应用程序不能访问CacheCache,CPUCPU内部也有内部也有CacheCache。二二.存储器容量存储器容量:H 存储器由若干存储器由若干“存储单元存储单元”组成,每一单元组成,每一单元存放一个存放一个“字节字节”的信息。的信息。1 1字节即为字节即为8 8位二进制数位二进制数 2 2字节即为字节即为1 1个个“字字
9、”4 4字节即为字节即为1 1个个“双字双字”H1K1K容量为容量为10241024个单元个单元 1M=1024K=10241M=1024K=1024*10241024单元单元 1G=1024M1G=1024M 1T=1024G 1T=1024G 三三.存储器地址与读写操作存储器地址与读写操作:系统为每一单元编排一个地址,地址系统为每一单元编排一个地址,地址码为二进制数,习惯上写成码为二进制数,习惯上写成1616进制。进制。1.1.存储器容量由地址线存储器容量由地址线“宽度宽度”决定决定:H16M16M容量的存储器容量的存储器地址范围:地址范围:000000H000000HFFFFFFHFFF
10、FFFH 由由2424根地址线提供地址码。根地址线提供地址码。H1M1M容量的存储器容量的存储器地址范围:地址范围:00000H00000HFFFFFH FFFFFH 由由2020根地址线提供地址码。根地址线提供地址码。H4G4G容量的存储器容量的存储器 地址范围:地址范围:0000,0000H0000,0000HFFFF,FFFFHFFFF,FFFFH 由由3232根地址线提供地址码。根地址线提供地址码。2.2.存储器读写示意存储器读写示意:为了读写存储器,由地址译码电路对为了读写存储器,由地址译码电路对地址码进行地址码进行“翻译翻译”,从而,从而“选中选中”某一某一单元,在单元,在CPUC
11、PU的存储器读命令的控制下读的存储器读命令的控制下读出某一单元的内容出某一单元的内容数据线。在存储器写数据线。在存储器写命令的控制下把数据线信息命令的控制下把数据线信息某一个某一个存储存储单元。下面以动画方式演示读写过程:单元。下面以动画方式演示读写过程:读读存储器:存储器:读出某一单元的内容读出某一单元的内容数据线。数据线。CPUCPU数据线数据线00000H00000H00001H00001HFFFFFHFFFFFHC CP PU U地地址址线线地地址址译译码码器器读写控制电路读写控制电路存储器存储器由地址译码电路对地址码进行由地址译码电路对地址码进行“翻译翻译”,A18A18A19A19
12、A0A0从而从而“选中选中”某一在某一在CPUCPU的单元的单元,12345H12345H存储器读命令的控制下存储器读命令的控制下,存储器读命令存储器读命令 写写存储器:存储器:读出某一单元的内容读出某一单元的内容数据线。数据线。00000H00000H00001H00001HFFFFFHFFFFFHC CP PU U地地址址线线地地址址译译码码器器读写控制电路读写控制电路存储器存储器由地址译码电路对地址码进行由地址译码电路对地址码进行“翻译翻译”,A18A18A19A19A0A0从而从而“选中选中”某一在某一在CPUCPU的单元的单元,12345H12345H存储器写命令的控制下存储器写命令
13、的控制下,存储器写命令存储器写命令 CPUCPU数据线数据线XXH7.3 7.3 微型计算机系统中的存储器组织微型计算机系统中的存储器组织 一一 存储器的扩展技术存储器的扩展技术 1.1.存储器客量的扩展存储器客量的扩展 根据存储器所要求的容量和我们选定的存储根据存储器所要求的容量和我们选定的存储芯片的容量,计算出总的芯片数。即:芯片的容量,计算出总的芯片数。即:总片数总片数=总容量总容量容量容量/片片例如例如:存储器容量为存储器容量为8K8K8bit8bit,若选用,若选用21142114芯片芯片(1K(1K 4bit)4bit),则需要:,则需要:8K 8K 8bit 8bit1K 1K
14、4bit 4bit=8 2=16片片(1 1)位扩展)位扩展 位扩展位扩展指只在位数方向扩展指只在位数方向扩展(加大字长加大字长),而芯片的字数和存储器的字数是一致的。而芯片的字数和存储器的字数是一致的。位扩展位扩展的连接方式是将各存储芯片的地的连接方式是将各存储芯片的地址线、片选线和读写线相应地并联起来,址线、片选线和读写线相应地并联起来,而将各芯片的数据线单独列出。而将各芯片的数据线单独列出。例如例如:用用64k64k1bit1bit的的SRAMSRAM芯片组成芯片组成64k 64k 8bit8bit的存储器,所需芯片数为:的存储器,所需芯片数为:64K 64K 8bit 8bit64K
15、64K 1bit 1bit=1 8=8片片具体的具体的连接方法连接方法:8个芯片个芯片的的地址线地址线A15A0分分别连在一起,各芯片的别连在一起,各芯片的片选信号片选信号CS以及读以及读写控制信号线写控制信号线也都分别也都分别连到一起连到一起,只有,只有数据数据线线D7D0各自独立各自独立,每片代表一位,如图所,每片代表一位,如图所示示。64K112345678I/OI/OI/OI/OI/OI/OI/OI/OCSWEA0.A15A0.A15地址总线A0A0A0A0A0A0A0数据总线D0.D7等效为64K芯片组CSWECSWEA15A0D7D0 当当CPU访问该存储器时,其发出的地址和控访问
16、该存储器时,其发出的地址和控制信号同时传给制信号同时传给8个芯片,选中每个芯片的同一个芯片,选中每个芯片的同一单元,其单元的内容被同时读至数据总线的相应单元,其单元的内容被同时读至数据总线的相应位,或将数据总线上的内容分别同时写入相应单位,或将数据总线上的内容分别同时写入相应单元。元。(2)字扩展字扩展 字扩展字扩展是指仅在字数方向扩展,而位数不变。是指仅在字数方向扩展,而位数不变。字扩展字扩展将芯片的地址线、数据线、读写线将芯片的地址线、数据线、读写线并联,由片选信号来区分各个芯片。并联,由片选信号来区分各个芯片。例如例如:用用16k16k8bit8bit的的SRAMSRAM芯片组成芯片组成
17、64k 64k 8bit8bit的存储器,所需芯片数为:的存储器,所需芯片数为:64K 64K 8bit 8bit16K 16K 8bit 8bit=4 1=4片片具体具体连接方法连接方法是:四个芯片的地址线是:四个芯片的地址线A13A0,数据线数据线D7D0及读写控制信号及读写控制信号WE而都是同而都是同名信号并联在一起,高位地址线名信号并联在一起,高位地址线A A1414、A A1515经过经过一个地址译码器产生四个片选信号一个地址译码器产生四个片选信号WEWEi i,分别,分别选中四个芯片中的一个,如图所示。选中四个芯片中的一个,如图所示。16K8CS A13A0WE D7D016K8C
18、S A13A0WE D7D016K8CS A13A0WE D7D016K8CS A13A0WE D7D0译码器Y3Y2Y1Y0 A13A0 A15A0 A15A14 D7D0CSWE等效为64K芯片组CSWECSWEA15A0D7D0 在同一时间内四个芯片中只能有一个芯片被选中。在同一时间内四个芯片中只能有一个芯片被选中。四个芯片的地址分配如下四个芯片的地址分配如下:第第1片片 最低地址最低地址0000H 最高地址最高地址3FFFH第第2片片最低地址最低地址4000H最高地址最高地址7FFFH第第3片片最低地址最低地址8000H最高地址最高地址BFFFH第第4片片最低地址最低地址C000H最高
展开阅读全文