存储器及存储系统课件.ppt

1、 第第 3 章章 存储器及存储系统存储器及存储系统 本章学习内容本章学习内容 存储器的分类及层次结构存储器的分类及层次结构 半导体存储器的工作原理以及与半导体存储器的工作原理以及与CPUCPU的连接的连接 高速缓冲存储器高速缓冲存储器CacheCache的工作原理的工作原理 虚拟存储器的工作原理虚拟存储器的工作原理 3.1 3.1 存储体系概述存储体系概述 二进制位（二进制位（bitbit）是构成存储器的）是构成存储器的最小单位；最小单位；字节（字节（8bits8bits）是数据存储的）是数据存储的基本单位基本单位。单元地址是内存单元的单元地址是内存单元的唯一标志唯一标志。存储器具有两种基本的

2、访问操作：存储器具有两种基本的访问操作：读和写读和写。存储器的分类存储器的分类 主存储器的性能指标主存储器的性能指标 存储器的层次结构存储器的层次结构一一二二三三 一、存储器的分类一、存储器的分类-主存储器主存储器主存储器：主存储器：又称内存，为主机的一部分，用于又称内存，为主机的一部分，用于存放系统当前正存放系统当前正在执行的数据和程序在执行的数据和程序，属于临时存储器。主要由半导体存储器，属于临时存储器。主要由半导体存储器构成，常采用并行方式进行读写访问。构成，常采用并行方式进行读写访问。ROMROM（MROMMROM、PROMPROM、EPROMEPROM、E E2 2PROM PROM

3、、Flash ROMFlash ROM）：具）：具有非易失性，结构简单，成本低等优点，常用于保存关有非易失性，结构简单，成本低等优点，常用于保存关键、重要的系统程序，如键、重要的系统程序，如BIOSBIOS；RAMRAM（SRAMSRAM、DRAMDRAM）：具有易失性，可随机读写，用于）：具有易失性，可随机读写，用于保存临时程序与数据，其中保存临时程序与数据，其中SRAMSRAM与与DRAMDRAM相比具有集成度相比具有集成度低、速度快。价格高、不需刷新等特点；常有低、速度快。价格高、不需刷新等特点；常有TTLTTL和和CMOSCMOS两种不同的工艺。两种不同的工艺。CacheCache（一

4、级、二级）：具有高速、小容量、成本高的（一级、二级）：具有高速、小容量、成本高的特点，采用高速特点，采用高速SRAMSRAM制成，具有多级结构，重点掌握哈制成，具有多级结构，重点掌握哈佛结构。佛结构。一、存储器的分类一、存储器的分类-辅助存储器辅助存储器 辅助存储器：辅助存储器：又称外存，为外部设备，用于又称外存，为外部设备，用于存放暂不存放暂不用的数据和程序用的数据和程序，属于永久存储器。，属于永久存储器。主要由磁表面和主要由磁表面和激光存储器构成，常用串行或串并结合（直接存取）激光存储器构成，常用串行或串并结合（直接存取）访问。访问。磁带存储器；磁带存储器；磁盘（软、硬）存储器；磁盘（软、

5、硬）存储器；激光存储器：具有容量大、速度慢、价格低等特激光存储器：具有容量大、速度慢、价格低等特点；点；以上存储器若与存储器管理软件结合可构成虚拟以上存储器若与存储器管理软件结合可构成虚拟存储器。存储器。一、存储器的分类一、存储器的分类-综述综述 二、主存储器的性能指标二、主存储器的性能指标 1 1、存储容量、存储容量：指存储器可容纳的二进制信息量，描述存储容量的指存储器可容纳的二进制信息量，描述存储容量的单位是单位是字节或位字节或位。量化单位：量化单位：1K1K2 21010 1M 1M2 22020 1G 1G2 23030 1T 1T2 24040 存储器芯片的存储容量存储器芯片的存储容

6、量(1)(1)存储单元个数存储单元个数每存每存储单元的位数储单元的位数 存储器芯片的存储容量存储器芯片的存储容量(2)(2)存储单元个数存储单元个数每存每存储单元的位数储单元的位数/8/8兆兆千兆千兆太太 二、主存储器的性能指标二、主存储器的性能指标2 2、存储速度：、存储速度：由以下由以下3 3个方法来衡量。个方法来衡量。T TA A 存取时间存取时间（Memory Access TimeMemory Access Time）：指启动一次存）：指启动一次存储器操作到完成该操作所需的全部时间。存取时间愈储器操作到完成该操作所需的全部时间。存取时间愈短，其性能愈好。通常存取时间用纳秒（短，其性能

7、愈好。通常存取时间用纳秒（nsns10109 9s s）为单位。）为单位。T TM M 存储周期存储周期（Memory Cycle TimeMemory Cycle Time）：指存储器进行）：指存储器进行连续两次独立的存储器操作所需的最小间隔时间。连续两次独立的存储器操作所需的最小间隔时间。通常存取周期通常存取周期T TM M大于存取时间大于存取时间T TA A ，即，即T TM M T TA ABW BW 存储器带宽：存储器带宽：是单位时间里存储器所能存取的最是单位时间里存储器所能存取的最大信息量，存储器带宽的计量单位通常是位大信息量，存储器带宽的计量单位通常是位/秒（秒（bpsbps）或

8、字节）或字节/秒，它是衡量数据传输速率的重要技术指秒，它是衡量数据传输速率的重要技术指标。标。BW=BW=字长字长W/W/存取周期存取周期T TM M 二、主存储器的性能指标二、主存储器的性能指标 3 3、存储器的价格：、存储器的价格：用每位的价格来衡量。用每位的价格来衡量。设存储器容量为设存储器容量为S S，总价格为，总价格为C C，则位价为，则位价为C/S(C/S(分分/位位)。它不仅包含了存储元件的价格，还包括为该存它不仅包含了存储元件的价格，还包括为该存储器操作服务的外围电路的价格。储器操作服务的外围电路的价格。4 4、可靠性：、可靠性：指存储器正常工作（正确存取）的性指存储器正常工作

9、（正确存取）的性能。能。5 5、功耗：、功耗：存储器工作的耗电量。存储器工作的耗电量。存储容量、速度和价格的关系：存储容量、速度和价格的关系：速度快的存储器往往价格较高，容量也较小。速度快的存储器往往价格较高，容量也较小。容量、速度和价格三个指标是相互制约的。容量、速度和价格三个指标是相互制约的。三、存储器的层次结构三、存储器的层次结构1.1.分级原理：分级原理：根据程序执行的集中性和局部性原理而构建的分层结构。信根据程序执行的集中性和局部性原理而构建的分层结构。信息流动分规律为从低速、大容量层次向高速、小容量层次流动息流动分规律为从低速、大容量层次向高速、小容量层次流动，解决速度、价格、价格

10、这三者之间的矛盾，层次间信息块的，解决速度、价格、价格这三者之间的矛盾，层次间信息块的调度由硬件和软件自动完成，其过程对用户透明。调度由硬件和软件自动完成，其过程对用户透明。2.2.三级存储管理系统：三级存储管理系统：CacheCache：采用采用TTLTTL工艺的工艺的SRAMSRAM，哈佛结构；，哈佛结构；采用采用MOSMOS工艺的工艺的SRAMSRAM，指令与数据混存，其与内存之间信息块，指令与数据混存，其与内存之间信息块的调度（几十字节）全由的调度（几十字节）全由CacheCache控制器硬件完成。控制器硬件完成。主存：主存：ROMROM常用常用FROMFROM，E2PROME2PRO

11、M等构成；等构成；RAMRAM常用常用DRAMDRAM构成，构成，RAMRAM和和ROMROM采用统一编码。采用统一编码。虚存：虚存：采用磁盘存储器，主存采用磁盘存储器，主存+OS+OS中的存储器管理软件联合构成，其中的存储器管理软件联合构成，其信息块常用页、段表示，其间的信息块调度由管理软件完成。信息块常用页、段表示，其间的信息块调度由管理软件完成。三、存储器的层次结构三、存储器的层次结构访问速度越来越快访问速度越来越快存储容量越来越大，每位的价格越来越便宜存储容量越来越大，每位的价格越来越便宜由由CacheCache控制器管理控制器管理形成形成CacheCache层次层次由由OSOS管理管

12、理形成虚拟存储器层次形成虚拟存储器层次 存储器的主要性能特性比较存储器的主要性能特性比较 存储器存储器层次层次通用通用寄存器寄存器Cache主主存储器存储器磁盘磁盘存储器存储器脱机脱机存储器存储器存储周期存储周期10ns1060ns60300ns1030ms220min存储容量存储容量512B8KB2MB32MB1GB1GB1TB5GB10TB价格价格很高很高较高较高高高较低较低低低材料工艺材料工艺ECLSRAMDRAM磁表面磁表面磁、光等磁、光等 RAMBUSRAMBUS内存条内存条DDR DDR 内存条内存条内存内存 硬盘硬盘磁盘片磁盘片磁头磁头马达马达磁头驱动磁头驱动辅助电路辅助电路硬盘

13、硬盘 优盘优盘优盘优盘 3.2 主存储器主存储器 特点：特点：主存储器可以被主存储器可以被CPUCPU直接存取（访问）。直接存取（访问）。一般由半导体材质构一般由半导体材质构成。成。随机存取随机存取：读写任意：读写任意存储单元所用时间是存储单元所用时间是相同的，与单元地址相同的，与单元地址无关。无关。与辅存相比，速度快与辅存相比，速度快，价格高，容量小。，价格高，容量小。主存的操作：主存的操作：读存储器操作：读存储器操作：写存储器操作：写存储器操作：3.2 主存储器主存储器 主存储器按其主存储器按其功能功能可分为可分为RAM和和ROM。随机存取存储器随机存取存储器RAMRAM 只读存储器只读存

14、储器ROMROM一一二二 一、随机存取存储器一、随机存取存储器RAMMADMARM D RR/W读写读写控制电路控制电路Y1Y2n-1Y0Y2n-2MMBm-1B0An-1A0Dm-1D0CSWE 一、随机存取存储器一、随机存取存储器RAM 静态存储器（静态存储器（SRAMSRAM）1 1 动态存储器（动态存储器（DRAMDRAM）2 2 SRAMSRAM和和DRAMDRAM的对比的对比3 3 1、静态随机存取存储器（、静态随机存取存储器（SRAM）静态存储器静态存储器（SRAMSRAM）（1 1）SRAMSRAM存储位元存储位元（2 2）SRAMSRAM存储器存储器（3 3）SRAMSRAM

15、存储器的特点存储器的特点（1）SRAM存储位元存储位元“1 1”状状态：态：T1T1截止，截止，T2T2导通导通“0 0”状状态：态：T2T2截止，截止，T1T1导通导通六管六管MOSMOS静态存储器结构静态存储器结构（2）SRAM存储器结构存储器结构地址译码方式：地址译码方式：单译码方式：单译码方式：n n位地址线，位地址线，经过一个地址经过一个地址译码器译码后译码器译码后，形成有，形成有2 2n n根根选择线。选择线。（2）SRAM存储器结构存储器结构 双译码方式双译码方式：n n位地址位地址线分为行、线分为行、列两组地址列两组地址分别经两个分别经两个译码器译码译码器译码，形成行选，形成行

16、选和列选信号和列选信号。2114 SRAM存储器芯片举例存储器芯片举例 1K4位位2114地址线地址线10根根数据线数据线4根根A9A0D3D0CSWE片选线片选线写使能写使能（3）SRAM存储器的特点存储器的特点 使用使用双稳态触发器双稳态触发器表示表示0 0和和1 1代码。代码。在在电源不掉电电源不掉电的情况下，信息稳定保持（的情况下，信息稳定保持（静态）静态）。存取速度快，集成度低（容量小），价格存取速度快，集成度低（容量小），价格高。高。常用作高速缓冲存储器常用作高速缓冲存储器CacheCache。（4）SRAM存储器的读写过程存储器的读写过程读操作：读操作：T1T1：CPUCPU送出

17、有效地址送出有效地址AB AB 存储器的存储器的MAR MAR；T2T2：CPUCPU根据其高位地址信号形成根据其高位地址信号形成CSCS，启动，启动MADMAD译译码器，选中存储单元，同时码器，选中存储单元，同时WE=0WE=0有效，启动读过有效，启动读过程；程；T3T3：经：经TwTw延时后，所选中的单元内容延时后，所选中的单元内容MDRDBMDRDB，若数据未准备就绪，则插入，若数据未准备就绪，则插入TwTw等待，至数据稳等待，至数据稳定输出为止；定输出为止；T4T4：CSCS、WEWE及地址信号取消，同时发及地址信号取消，同时发READYREADY有效有效，通知，通知CPUCPU读操作

18、完成。读操作完成。（4）SRAM存储器的读写过程存储器的读写过程写操作：写操作：T1T1：CPUCPU送出有效地址送出有效地址AB AB 存储器的存储器的MAR MAR；同时；同时CPUCPU送出待写数据内容送出待写数据内容DBDB；T2T2：CPUCPU根据其高位地址信号形成根据其高位地址信号形成CSCS ，启动，启动译码器译码器MADMAD，选中存储单元，同时将，选中存储单元，同时将DBDB存储存储器的器的MDRMDR，WE=1WE=1有效，启动写过程有效，启动写过程.T3T3：经：经TwTw写数时间后，将写数时间后，将MDRMDR内容写入所选单内容写入所选单元，若未稳定写入，则插入元，若

19、未稳定写入，则插入TwTw，直至稳定写入，直至稳定写入；T4T4：撤销：撤销CSCS、WEWE、地址、数据等信号，发、地址、数据等信号，发READYREADY，通知，通知CPUCPU写数据完成。写数据完成。CSCSCSCS 2、动态存储器（、动态存储器（DRAM）（4）（3）（2 2）（1 1）DRAMDRAM存储位元存储位元DRAMDRAM存储器存储器DRAMDRAM的刷新方式的刷新方式DRAMDRAM存储器的特点存储器的特点（1）DRAM存储位元存储位元“1”1”状态：状态：电容电容C C上上有电荷有电荷“0”0”状态：状态：电容电容C C上上无电荷无电荷 再生：再生：读出后信息可读出后信

20、息可能被破坏，需要重写能被破坏，需要重写。刷新：刷新：经过一段时间经过一段时间后，信息可能丢失，后，信息可能丢失，需要重写。需要重写。单管单管MOSMOS动态存储器结构动态存储器结构（2）DRAM存储器存储器4M4位的位的DRAM DRAM的读的读/写过程写过程（3）DRAM的刷新方式的刷新方式 刷新周期：刷新周期：对整个对整个DRAMDRAM全部刷新一遍的时间，即全部刷新一遍的时间，即DRAMDRAM允许的最大信息保持时间。有允许的最大信息保持时间。有2ms;4ms;8ms2ms;4ms;8ms三种规格，一般为三种规格，一般为2ms2ms。刷新操作：刷新操作：采用分行刷新，即是按行来执行内部

21、的刷新操采用分行刷新，即是按行来执行内部的刷新操作。作。由刷新计数器产生行地址，选择当前要刷新的由刷新计数器产生行地址，选择当前要刷新的行。行。由读操作完成刷新，读即刷新由读操作完成刷新，读即刷新。刷新一行所需。刷新一行所需时间即是一个存取周期时间即是一个存取周期TmTm。刷新方式刷新方式：集中式刷新、分散式刷新和异步式刷：集中式刷新、分散式刷新和异步式刷新新。集中式刷新：集中式刷新：例：例：16K16K1 1位位DRAMDRAM芯片中，存储电路芯片中，存储电路128128128128的存的存储矩阵组成。设存储器存取周期为储矩阵组成。设存储器存取周期为500ns500ns，单元刷，单元刷新间隔

22、是新间隔是2ms2ms。在在2ms2ms单元刷新间隔时间内，集中对单元刷新间隔时间内，集中对128128行刷新一行刷新一遍，所需时间遍，所需时间128128500ns=64s500ns=64s，其余时间则用，其余时间则用于正常访问（于正常访问（R/WR/W）操作。）操作。在内部刷新时间（在内部刷新时间（64s64s）内，不允许访存，这段）内，不允许访存，这段时间被称为时间被称为死时间死时间。Tm 分散式刷新分散式刷新 在任何一个存储周期内，分为访存和刷新两个子在任何一个存储周期内，分为访存和刷新两个子周期。周期。在访存周期内，供在访存周期内，供CPUCPU等部件正常访问。等部件正常访问。在刷新

23、周期内，对在刷新周期内，对DRAMDRAM的某一行刷新。的某一行刷新。存储周期为存储周期为存储器存取周期存储器存取周期TmTm的两倍的两倍，即，即1s1s 500ns500ns2 2。刷新次数增多，刷新次数增多，为为2ms/1s 2ms/1s 20002000。在。在2ms2ms的单的单元刷新间隔时间内，对元刷新间隔时间内，对DRAMDRAM刷新了刷新了20002000遍。遍。Tm 异步式刷新采取折中的办法，在异步式刷新采取折中的办法，在2ms2ms内分散地把各行刷内分散地把各行刷新一遍。新一遍。避免了分散式刷新中不必要的多次刷新，提高了整机避免了分散式刷新中不必要的多次刷新，提高了整机速度；

24、同时又解决了集中式刷新中速度；同时又解决了集中式刷新中“死区死区”时间过长的时间过长的问题。问题。刷新信号的周期为刷新信号的周期为2ms/128=15.625s2ms/128=15.625s。让刷新电路每。让刷新电路每隔隔15.625s15.625s产生一个刷新信号，刷新一行。产生一个刷新信号，刷新一行。异步式刷新异步式刷新Tm（4）DRAM存储器的特点存储器的特点 利用半导体器件中利用半导体器件中MOSMOS管极间电容上有无电荷来记管极间电容上有无电荷来记忆忆“0 0”和和”1 1”代码。代码。在在电源不掉电电源不掉电的情况下，信息也会丢失，因此需要的情况下，信息也会丢失，因此需要不断不断刷

25、新刷新。存取速度慢，集成度高（容量大），价格低。存取速度慢，集成度高（容量大），价格低。常用作内存条。常用作内存条。3、SRAM和和DRAM的对比的对比比较内容比较内容SRAMDRAM存储信息存储信息0和和1的的方式方式双稳态触发双稳态触发器器极间电容的充放极间电容的充放电电电源不掉电时电源不掉电时 信息稳定信息稳定信息会丢失信息会丢失刷新刷新不需要不需要需要需要集成度集成度低低高高容量容量小小大大价格价格高高低低速度速度快快慢慢适用场合适用场合Cache主存主存 二、只读存储器二、只读存储器ROM MROM PROM EPROM E2PROM Flash ROM 几种非易失性存储器的比较几种

26、非易失性存储器的比较 存储器存储器类别类别擦除方式擦除方式能否单能否单字节修字节修改改写机制写机制MROM只读只读不允许不允许否否掩膜位写掩膜位写PROM写一次读多次写一次读多次不允许不允许否否电信号电信号EPROM 写多次读多次写多次读多次紫外线擦除紫外线擦除，脱机改写，脱机改写否否电信号电信号E2PROM 写多次读多次写多次读多次电擦除，在电擦除，在线改写线改写能能电信号电信号Flash Memory写多次读多次写多次读多次电擦除，在电擦除，在线改写线改写否否电信号电信号 3.3 主存储器的扩展主存储器的扩展 背景知识背景知识存储芯片简介存储芯片简介 存储器容量扩展的三种方法存储器容量扩展

27、的三种方法 主存储器与主存储器与CPUCPU的连接的连接一一二二三三 一、背景知识存储芯片简介 存储芯片的引脚封装存储芯片的引脚封装 二、存储器容量扩展的三种方法3 3、字位扩展字位扩展2、字扩展字扩展1 1、位扩展位扩展从字长和字数方向扩展从字长和字数方向扩展从字长方向扩展从字长方向扩展从字数方向扩展从字数方向扩展 RAMBUSRAMBUS内存条内存条DDR DDR 内存条内存条内存内存 1、位扩展 位扩展的作用：位扩展的作用：利用多片短字长芯片构成规定字长模块，以增加带宽利用多片短字长芯片构成规定字长模块，以增加带宽BWBW。扩展要点：扩展要点：（1 1）各芯片的地址线）各芯片的地址线A

28、A0 0AAn-1n-1 、读写控制信号、读写控制信号WEWE、片选信号片选信号CSCS分别对应并联后引出；分别对应并联后引出；（2 2）各芯片的数据线）各芯片的数据线D D0 0D Dm-1m-1独立引出，分别作为所独立引出，分别作为所扩展的存储器的高若干位和低若干位。扩展的存储器的高若干位和低若干位。1、位扩展 例例1-1-要求：要求：用用16K16K8 8位的位的SRAMSRAM芯片芯片 16K16K1616位位的的SRAMSRAM存储器存储器 16K*8SRAM0A0-A13CSWE16K*8SRAM1A0-A13CSWED7-D0D7-D0 CSWEA13A0D15D0 2、字扩展

29、字扩展方法的作用：字扩展方法的作用：利用片选线扩展存储器模块的字节容量。利用片选线扩展存储器模块的字节容量。字扩展方法的要点：字扩展方法的要点：（1 1）各芯片的数据线）各芯片的数据线D D0 0D Dm-1m-1、读写控制信号、读写控制信号WEWE分别对分别对应并联后引出应并联后引出；（2 2）各存储器芯片的地址线）各存储器芯片的地址线A A0 0AAn-1n-1分别对应并联后引分别对应并联后引出；出；（3 3）各存储器芯片的片选线）各存储器芯片的片选线CSCS独立引出后分别接独立引出后分别接CPUCPU的的高位地址经译码后的译码信号，用于扩展芯片数目。高位地址经译码后的译码信号，用于扩展芯

30、片数目。2、字扩展 例例2-2-要求：要求：用用16K16K1616位的位的SRAMSRAM芯片芯片 128128K K1616位位的的SRAMSRAM存储器存储器 例例3-3-要求：要求：用用128K128K1616位的位的SRAMSRAM模块模块 1M1M1616位的位的SRAMSRAM存储器存储器 .3 3、字位扩展（、字位扩展（全扩展）：全扩展）：全扩展方法的作用：全扩展方法的作用：利用位扩展、字扩展混合使用的方式进行全扩展利用位扩展、字扩展混合使用的方式进行全扩展，组成符合要求的存储器模块。，组成符合要求的存储器模块。全扩展方法的要点：全扩展方法的要点：先位扩展，再字扩展先位扩展，再

31、字扩展 3、字位扩展（字位扩展（全扩展）：全扩展）：需扩展的存储器容量为需扩展的存储器容量为M MN N位位 ,已有芯片的容量已有芯片的容量为为L LK K位位 (LM,KN)(LM,K 辅存（虚存）地址；用户编辅存（虚存）地址；用户编程时使用虚址。程时使用虚址。实地址（物理地址）实地址（物理地址）主存（内存、实存）地址；主存（内存、实存）地址；CPUCPU访问内存时使用实址。访问内存时使用实址。虚实地址的转换过程：虚实地址的转换过程：用户以虚址编程，并存放于辅存，程序运行时用户以虚址编程，并存放于辅存，程序运行时CPUCPU以虚址访问主存以虚址访问主存 查表（段、页表），在则虚查表（段、页表

32、），在则虚/实地实地址转换，访问主存；不在则按虚址访问辅存，调至主址转换，访问主存；不在则按虚址访问辅存，调至主存，修改表中表目，然后访问主存。存，修改表中表目，然后访问主存。3.3.虚存与缓存的比较：虚存与缓存的比较：首先它们分属于二个不同的存储层次首先它们分属于二个不同的存储层次 相同点：相同点：空间划分为块，以便于管理。空间划分为块，以便于管理。信息块自动地由低速层次向高速层次调动和流动。信息块自动地由低速层次向高速层次调动和流动。调度时均采用相同的替换策略，即新块淘汰最不活跃调度时均采用相同的替换策略，即新块淘汰最不活跃的旧块，并遵循一定的映射关系。的旧块，并遵循一定的映射关系。3.3

33、.虚存与缓存的比较：虚存与缓存的比较：不同点：不同点：cachecache用于弥补主存用于弥补主存CPUCPU之间的速度差距，而虚存之间的速度差距，而虚存则用于弥补主存的容量差距。则用于弥补主存的容量差距。cachecache的信息块为几十字节，而虚存则有页、段等的信息块为几十字节，而虚存则有页、段等划分，其大小为几百几百划分，其大小为几百几百K K字节。字节。cachecache的速度比主存快的速度比主存快5 51010倍，而虚存则慢倍，而虚存则慢10010010001000倍。倍。CPUCPU与主存，与主存，cachecache间有直接访问通道，而虚存则无间有直接访问通道，而虚存则无。ca

34、checache的信息块存取，地址变换，替换等操作均由的信息块存取，地址变换，替换等操作均由硬件实现，而虚存则基本上由硬件实现，而虚存则基本上由OSOS中的存储管理模块软中的存储管理模块软件加以实现。件加以实现。虚拟存储器的实现方式有三种：段式、页式或段页式虚拟存储器的实现方式有三种：段式、页式或段页式 二二.页式虚拟存储器页式虚拟存储器 页式虚存（采用页表管理的，以页为信息传送单位的页式虚存（采用页表管理的，以页为信息传送单位的虚拟存贮器）虚拟存贮器）1.1.页与页表页与页表 页的划分：主、虚存均划分成大小相同的若干页，页的划分：主、虚存均划分成大小相同的若干页，512-512-几几k k字

35、节字节 实存的访问地址实存的访问地址=实地址（实页号实地址（实页号p|p|页内地址页内地址d d）；）；虚存的访问地址虚存的访问地址=虚地址（虚页号虚地址（虚页号P|P|页内地址页内地址D D）；）；一般来说，虚页号一般来说，虚页号PP实页号实页号p p 页表：记录虚、实页号对应关系的表页表：记录虚、实页号对应关系的表(Page Table)(Page Table)页表的格式与内容：页表以虚页号为表内相对地址；页表的格式与内容：页表以虚页号为表内相对地址；页表以实页号，装入位，修改位等为表内记录内容。页表以实页号，装入位，修改位等为表内记录内容。页表的单元数页表的单元数 =虚页数；虚页数；记录

36、的字长记录的字长 =实页号实页号 +装入位装入位 +修改位修改位 +替换控替换控制位。制位。二.页式虚拟存储器 2.页表的建立：页表的建立：根据程序运行情况由存储管理软件自动建立；每根据程序运行情况由存储管理软件自动建立；每一程序分配一张页表，并存放于内存中的固定区域，一程序分配一张页表，并存放于内存中的固定区域，页表的起始地址由基址寄存器指定，其过程对用户而页表的起始地址由基址寄存器指定，其过程对用户而言透明。言透明。快表与慢表：快表与慢表：快表快表存放于存放于cachecache中的页表部分复本；中的页表部分复本；慢表慢表存放于主存中的页表。存放于主存中的页表。快表的引入有利于加快查表速度

37、。快表的引入有利于加快查表速度。二.页式虚拟存储器 3.页式虚存的虚页式虚存的虚-实地址变换过程：实地址变换过程：其变换由软件根据页表进行其变换由软件根据页表进行 将页表的首址将页表的首址 基址寄存器；基址寄存器；基址寄存器内容基址寄存器内容+虚址中的虚页号虚址中的虚页号P P，形成页表索引。，形成页表索引。由页表索引查页表。由页表索引查页表。若装入位若装入位 =0=0，则访虚存后调入主存，修改表目；，则访虚存后调入主存，修改表目；若装入位若装入位 =1=1，取出实页号，取出实页号p p；实页号实页号p+p+虚址中的页内地址虚址中的页内地址D(dD(d)形成主存实地址形成主存实地址，访问主存。

38、，访问主存。虚虚1 1页页虚虚3 3页页虚虚4 4页页虚虚2 2页页辅辅 存存页页 表（存放于内存）表（存放于内存）主主 存存0000 H0000 H1000 H1000 H1400 H1400 H1800 H1800 H1C00 H1C00 H2000 H2000 H虚虚1 1页页实实6 6页页虚虚2 2页页虚虚3 3页页实实8 8页页虚虚4 4页页实实7 7页页实页号装入位修改位替换控制位00000000000000000000页表首址页表首址1 12 23 34 46 61 15 58 87 71 11 11 1虚虚1 1页页虚虚2 2页页实实5 5页页虚虚4 4页页虚虚3 3页页1.C

39、PU1.CPU给出虚地址：（虚页号给出虚地址：（虚页号P P=1=1 页页内地址内地址D=0D=0）2.2.形成页表索引：基址寄存器（页表首址）形成页表索引：基址寄存器（页表首址）+虚页号虚页号P P3.3.按索引查页表：读记录中的装入位，并判断按索引查页表：读记录中的装入位，并判断=1=1？命中命中-CPU-CPU则根据则根据(记录中的实页号记录中的实页号p+Dp+D,即即p+dp+d)访问内存；访问内存；不命中不命中-CPU-CPU直接根据虚址直接根据虚址(虚页号虚页号P P=1=1 页页内地址内地址D=0)D=0)访问辅存，调入该页访问辅存，调入该页内存，同时修改页表中的相应记录。内存，

40、同时修改页表中的相应记录。基址寄存器基址寄存器 三.段式虚拟存储器 段式虚存（采用段表管理的，以段为信息传送单段式虚存（采用段表管理的，以段为信息传送单位的虚拟存贮器）位的虚拟存贮器）1.1.段与段表段与段表 段的划分：段随程序的逻辑结构，每段存放一程序段的划分：段随程序的逻辑结构，每段存放一程序功能模块（例过程，子程序）。将其作为一整体进行功能模块（例过程，子程序）。将其作为一整体进行传送与维护，段内地址各自从传送与维护，段内地址各自从0 0开始，每段可装入内存开始，每段可装入内存的任意位置。故编程时可仍按虚存空间编址。的任意位置。故编程时可仍按虚存空间编址。段表：段的虚段表：段的虚-实地址

41、的映象（对应）关系表，存实地址的映象（对应）关系表，存放于内存。放于内存。段表的格式与内容：段表的格式与内容：段表以段号为表内相对地址；段表以段号为表内相对地址；段表以段起点、段长、装入位、修改位，替换控制位段表以段起点、段长、装入位、修改位，替换控制位等为内容的表。等为内容的表。三.段式虚拟存储器 2.2.段表的建立：段表的建立：段表由段表由OSOS中的存储管理软件设置，存放中的存储管理软件设置，存放于主存，其表的首址由基址寄存器指定，随着程序的调于主存，其表的首址由基址寄存器指定，随着程序的调入和执行逐步建立。入和执行逐步建立。3.3.段式虚存的虚段式虚存的虚/实地址变换过程：实地址变换过

42、程：CPUCPU给出虚址给出虚址 =|=|基号基号b|b|段号段号s|s|段内地址段内地址d|d|按虚址中的基号查基址寄存器内容得段表的起始地址按虚址中的基号查基址寄存器内容得段表的起始地址S0S0 S0+S0+虚址中的段号虚址中的段号 形成段表索引形成段表索引 查段表，若查段表，若命中，取表内记录中的段起点（段的实存起始地址）。命中，取表内记录中的段起点（段的实存起始地址）。段的起点段的起点 +虚址中的段内地址虚址中的段内地址 主存实地址主存实地址 访访问主存。问主存。程序程序2 2程序程序3 3程序程序4 4程序程序1 1辅辅 存存段段 表（存放于内存）表（存放于内存）主主 存存0000

43、H0000 H1000 H1000 H3000 H3000 H6000 H6000 H9800 9800 H HA000 HA000 H程序程序1 1程序程序2 2程序程序3 3程序程序4 4段的起点段长装入位修改位替换控制位0000000000000000000000000段表首址段表首址1 12 23 34 43000 H3000 H12K12K1 110001000 H H9800 9800 H H6000 H6000 H8K8K2K2K14K14K1 11 11 1程序程序1 1程序程序2 2程序程序4 4程序程序3 31.CPU1.CPU给出地址：虚址（段号给出地址：虚址（段号S=1

44、 S=1 段内地址段内地址d=0d=0）2.2.形成段表索引：基址寄存器（段表首址）形成段表索引：基址寄存器（段表首址）+段号段号S S3.3.按索引查段表：读记录中的装入位，并判断按索引查段表：读记录中的装入位，并判断=1=1？命中命中-CPU-CPU则根据则根据(记录中段的起点记录中段的起点+d)+d)访问内存；访问内存；不命中不命中-CPU-CPU直接根据虚址直接根据虚址(段段号号S S 段内地址段内地址d)d)访问辅存，调入该段访问辅存，调入该段内存，修改段表相应记录。内存，修改段表相应记录。四四.段页式虚存段页式虚存 采用段、页表共同管理，以页为信息传送单位，采用段、页表共同管理，以

45、页为信息传送单位，以段作为共享与保护的整体的虚拟存储器以段作为共享与保护的整体的虚拟存储器 1.1.空间划分：虚存中的程序按功能模块分段（由段表空间划分：虚存中的程序按功能模块分段（由段表管理）管理）=每段（程序功能模块）分页（由页表管理）每段（程序功能模块）分页（由页表管理）地址划分：（基号地址划分：（基号b|b|段号段号S|S|页号页号P|P|页内地址页内地址d d）该逻辑地址来自）该逻辑地址来自CPUCPU 2.2.段页式虚存的虚段页式虚存的虚/实地址变换过程实地址变换过程 段页式虚存的虚段页式虚存的虚/实地址变换过程：实地址变换过程：段页式虚拟存储器段页式虚拟存储器 段页式虚拟存储器中

46、逻辑地址与物理地址的转换关系段页式虚拟存储器中逻辑地址与物理地址的转换关系 本章小结本章小结 主存的主要性能指标、主存的分类主存的主要性能指标、主存的分类 半导体存储器可分为两大类：随机读写存储器和只半导体存储器可分为两大类：随机读写存储器和只读存储器。随机读写存储器分为两种：静态随机读读存储器。随机读写存储器分为两种：静态随机读写存储器写存储器SRAMSRAM和动态随机读写存储器和动态随机读写存储器DRAMDRAM。主存位扩展、字扩展和字位扩展的方法及与主存位扩展、字扩展和字位扩展的方法及与CPUCPU的的连接是学习存储器的重点之一连接是学习存储器的重点之一 提高主存速度的各种方法也是存储体系一章的重点提高主存速度的各种方法也是存储体系一章的重点 高速缓存高速缓存CacheCache的原理、的原理、CacheCache的命中率、的命中率、CacheCache的的替换算法、主存地址与替换算法、主存地址与CacheCache的地址映射方式（直的地址映射方式（直接映射、全相联映射、组相联映射）。接映射、全相联映射、组相联映射）。本章简要介绍了虚拟存储器的工作原理。本章简要介绍了虚拟存储器的工作原理。Thank you!