电子线路CAD设计1课件.ppt

1、熊根良电子线路CAD设计PADS2007原理图与PCB设计PADS(Personal Automated Design Systems)第1章 PADS2007概述 第2章 PADS Logic设计准备 第3章 元件管理 第4章 设计与编辑 第5章 设置Logic的设计规则 第6章 报告、绘图与打印 第7章 网络表、注释与参照设置 第8章 PADS Logic的高级应用 第9章 Layout 2007用户界面及无模命令第10章 Layout 2007基本设置 第11章 设置【Options】对话框 第12章 制作PCB封装及设置焊盘堆栈 第13章 设置Layout的设计规则 主要内容及目标第1

2、4章 元件布局 第15章 布线设计 第16章 工程设计更改 第17章 尺寸标注 第18章 检查设计中的错误 第19章 CAM输出 第20章 认识Router 2007及其基本 参数设置 第21章 Router中的布局、布线操作 第22章 Router中的错误检查、报告、打印、注释 第23章 Router的自动控制 通过本课程的学习，能完成电路原理图的绘制、PCB板的布线。除PROTEL99SE外，还有PADS，POWERPCB，ORCAD，Altium Designer，PCB-PROJECT，PCB-LYAONT，DXP等 从市场占有率来说，从市场占有率来说，Mentor公司现在最高，公司现

3、在最高，Cadence公司第二，公司第二，Zuken 公司第三。单个的公司第三。单个的PCB工具，工具，Allegro在中国高端用户中软件占有率应该是在中国高端用户中软件占有率应该是最高的，其次是最高的，其次是PowerPCB、Protel，在中国大陆，在中国大陆使用人比较多。使用人比较多。1.1简单介绍简单介绍EDA业界业界：第1章概述Mentor:Mentor：boardstation(en)和和expeditionpcb(wg)，以及收购来，以及收购来的的 Pads(PowerPCB)。en是传说中的是传说中的pcb无敌高手，那些只考虑工期不考虑成无敌高手，那些只考虑工期不考虑成本，总是

4、做本，总是做8层层12层层pcb的通讯和军工研究所必杀绝技。的通讯和军工研究所必杀绝技。wg好像所有的好像所有的bbs都都同意这是地球上最好的布线工具。同意这是地球上最好的布线工具。高端：高端：WG2005（基于（基于windows）最新）最新版版 EN2006(基于基于unix)；低端低端:PowerPCB，新名字叫，新名字叫PADS2005,最新的叫最新的叫PADS2007，Cadence:Cadence:concept/allegro和收购来的和收购来的orcad。Allegro(高速板高速板)。Cadence公司收购了公司收购了ORCAD，并将，并将orcad的强项原理图设计的强项原理

5、图设计capture CIS和和CADENCE原来的原理图设计原来的原理图设计concept HDL，PCB工具工具allegro及其它信号仿真等工具一起及其它信号仿真等工具一起推出并统称为推出并统称为CADENCE PSD,现在叫现在叫SPB，最新版本，最新版本16.0原理图工具：原理图工具：Capture和和Concept，PCB工具：工具：Allegro Layout Plus Zuken:日本日本Zuken：高端产品高端产品cr5000,低端的叫低端的叫CADSTAR Protel与PADS的比较 Protel在在库管理库管理上确实要优于上确实要优于pads。Protel原理最大的毛病

6、就是不会自己连线。经常原理最大的毛病就是不会自己连线。经常Move,m一下，线一下，线就断开了。需要修修补补，很烦人。不过，元器件多时，可以阵列网就断开了。需要修修补补，很烦人。不过，元器件多时，可以阵列网络标号，络标号，wire的功能挺好。的功能挺好。Pads logic画线就不用担心这个问题，移画线就不用担心这个问题，移动器件时，线就跟着移动了。动器件时，线就跟着移动了。在在布线布线上上Protel就差的比较多了。多层板要不停的按就差的比较多了。多层板要不停的按*，还不累死。，还不累死。还是还是Pads的的L命令来的方便。还有就是缩放，用惯了命令来的方便。还有就是缩放，用惯了Pads的方式

7、，的方式，感觉感觉Protel活动量也太小了。不过，影响效率最大的还是推挤功能了。活动量也太小了。不过，影响效率最大的还是推挤功能了。Pads的的Router，画起线来真是方便啊。感觉，画起线来真是方便啊。感觉Pads Router半天的活，半天的活，用用Protel差不多得一天才能干完。差不多得一天才能干完。另外就是另外就是敷铜敷铜了。不得不说，了。不得不说，Protel的方式要比的方式要比Pads的差很多，的差很多，每次打开文件时，稍大一些会很慢。这些软件各有利弊，要是能综合每次打开文件时，稍大一些会很慢。这些软件各有利弊，要是能综合一下就好了。一下就好了。1.2 PADS Logic 2

8、007运行环境 最低配置，书上表1-1.现在一般的计算机上都能安装。1.3 安装PADS 2007软件 安装过程中，主要是License破解。其他跟普通软件安装没有区别。(PADS2007安装过程)1.4 PADS Logic 2007软件界面 PADS Logic 中交互操作过程:PADS Logic 使用标准Windows 风格的菜单(Menu)命令方式，如弹出菜单(Pop-up Menus)、热键(Shortcut Keys)、工具条(Toolbars)和工具盒(Toolboxes)执行命令。标题栏菜单栏工作区工作区选择过滤器工具栏原理图编辑工具栏项目浏览器标准工具栏输出窗口状态栏PAD

9、S2007界面线宽值栅格设置按鼠标右键工具条(Toolbars)和工具盒(Toolboxes)选择(Selection)工具盒设计(Design)工具盒这些图形代表了有效的命令，称为图标(Icons)主群组主群组次群组次群组主群组主群组主群组主群组项目浏览器结构：项目浏览器结构：主对象群组和次主对象群组和次对象群组对象群组其说明见书上表其说明见书上表1-2工作空间无模命令无模命令(Modeless Commands)第2章 PADS Logic设计准备2.1 设置【Options】对话框选择【Tools】菜单【Options】命令设置【Options】对话框1 设置【Global】标签页显示栅

10、格的设置光标形式选择Diagonal选中的话这是一种点状的栅格，用于设计的辅助设计栅格的设置2 设置【Design】标签页设计栅格(Design Grid)指的是光标每移过一小格的距离，确定增加元件(Parts)和连线(Connections)的间隔和转角的位置原理图图纸及图表边框选择无模命令无模命令(Modeless Commands)栅格设置栅格设置1.对于显示栅格(Display Grid)，键入字符GD（不区分大小写字母）。在字符窗口将显示一个直接(Modeless)命令，并显示GD 字符2设置设计栅格(Design Grid)键入字符G（不区分大小写字母）。在字符窗口将显示一个直接(

11、Modeless)命令，并显示G 字符3设置【Text】标签页和 设置【Line Widths】标签页2.2 设置显示配色2.3 设置字体 一旦确定所选的字体，在整个设计中的所有的文本都将更新为新的字体；不可使用撤销操作来切换原理图中的字体类型。若要回到先前选择的字体，则必须通过更改字体类型来实现。第3章 PADS 中元件管理 这一章介绍在 PADS Logic 的元件编辑器(Part Editor)内，定义库内元件类型(Part Type)的过程。在这一章中，您将学到：关于 PADS 的元件类型(Part Type)。如何在 PADS Logic 的元件编辑器(Part Editor)中建立

12、管脚封装(Pin Decal)。如何在 PADS Logic 的元件编辑器(Part Editor)中建立CAE 封装(CAE Decal)。如何在元件编辑器(Part Editor)，利用现有的元件建立新的元件类型(Part Type)。3.1 管理库 PADS Logic中的库管理器(Library Manager)用于全面管理设计原理图时所涉及的库文件。因此，先学习管理库。选择【File】菜单【Library】命令单击【Create New Lib】按钮设置新建的库名称及所在目录库用于保存：库用于保存：Decal(封装)Part(元件)Lines(线)CAE Decal(CAE 封装)D

13、ecal(封装)Part(元件)Lines(线)CAE Decal(CAE 封装)创建新的库文件创建新的库文件灵活利用管理器工具，可以进行添加、修改、删除、复制、保存等操作。选择所需的库选择所需的库选择所需编辑的元件类型单击相应操作新建编辑删除复制库文件的操作库文件的操作添加、移除库文件添加、移除库文件单击【Manage Lib List】按钮单击【Add】按钮选择*.olb文件使用通配符与表达式检索库中信息使用通配符与表达式检索库中信息 利用通配符与表达式设置所需的利用通配符与表达式设置所需的筛选信息，提高搜索效率筛选信息，提高搜索效率 通配符和表达式：通配符和表达式：74*74?74?08

14、 *08 *08*57*5-7*574HCT?74ACH*74A!C-H*08管理库中的特征值管理库中的特征值单击设置【Manage Library Attributes】对话框 也可以创建一个也可以创建一个新的特征值，重命名新的特征值，重命名特征值，删除特征值。特征值，删除特征值。在将元件添加到原理图之前，它必须是PADS 库中的一个已经存在的元件类型(Part Type)，当我们在库中找不到所需的元件时，就需要自己新建一个元件(即元件类型)。元件类型元件类型是PADS特有的名词，由三部分组成：CAE封装(逻辑封装)、PCB封装、电气参数(如管脚号码和门的分配等)组成。元件类型元件类型(Pa

15、rt Type)、CAE封装(逻辑封装)、PCB封装三者之间的关系3.2 元件编辑器（Part Editor）元件类型元件类型(Part Type)元件名称：元件名称：2N2222逻辑封装：逻辑封装：NPNPCB封装：封装：TO-39逻辑封装逻辑封装(CAE DEcal)PCB封装封装(PCB DEcal)因此元件的CAE封装和PCB封装不是唯一的再例如7404 的PADS 元件类型(Part Type)：元件类型(Part type)名字：7404CAE 封装(CAE Decal)：INVPCB 封装(PCB Decal)：DIP14电参数：6个逻辑门(A 到F)，使用14 个管脚中的12个

16、管脚，另有一个电源和一个地管脚。可以在 PADS Logic 或PADS-Layout 中建立元件类型(Part Type)，但是在PADS Logic 中仅仅能建立CAE 封装(CAE Decal)、在PADS-Layout 中仅仅能建立PCB 封装(PCB Decal)。Logic Part Editor及各子模块的关系选择【Tools】菜单【Part Editor】命令选择【Edit】菜单【Part Type Editor】命令或【CAE Decal Editor】元件类型编辑器【Part Type Editor】CAE封装编辑器【CAE Decal Editor】单击【New】命令可从

17、编辑项目选择类型(Select Type of Editing Item)选：管脚封装编辑器(Pin Decal Editor)CAE 封装编辑器(CAE Decal)元件类型编辑器(Part Type)另一种进入各模块或编辑器的方法另一种进入各模块或编辑器的方法建立管脚封装(Pin Decal)管脚封装(Pin Decal)是一个二维线(2D line)符号，它代表管脚的逻辑功能。进入管脚封装编辑器(Pin Decal Editor)通过选择工具/元件编辑器(Tools/Part Editor)进入元件编辑器(PartEditor)。在元件编辑器(Part Editor)内,选择文件/新建(

18、File/New)从编辑项目选择类型(Select Type of Editing Item)选择管脚封装(PinDecal)，然后选择OK 原点标记有两个用途，一是连线连接的点，另一个是移动或放置管脚封装(Pin Decal)的原点。PNAME:放在这里指示管脚或功能的名字NETNAME:放在这里指示当在原理图中显示时的网络名字标记#E:放在这里指示管脚号码TYP:指示管脚类型(Pin Type)SWP:门交换值(Gate SwapValues)现在将定义一个简单的管脚封装(Pin Decal)，它们由一个横线和一个圆组成。这是一个典型的逻辑非符号。分一下几步：建立 CAE 封装(CAE D

19、ecal)我们将使用CAE 封装向导(CAE Decal Wizard)以及手动创建87C256的元件类型(Part Type)。进入 CAE 封装编辑器(CAE Decal Editor)：123CAE 封装编辑界面1.在 CAE 封装向导(CAE Decal Wizard)中建立CAE 封装(CAE Decals)点击生成封装的某些管脚并不是所需要的，可以选择工具图标删除那些不需要的管脚。并选择其他工具命令进行添加、修改等操作添加新的端点(Terminals)使用分步(Step)和重复(Repeat)命令添加新的端点(Terminals)在添加了端点后，PADS Logic 将依然保持在添

20、加端点状态，下一个新的端点将继续粘附在光标上。如果管脚特别多时(如FPGA)采用这种一个又一个添加端点的方式，效率太低。因此可以使用分步和重复(Step and Repeat)功能快速地添加多个端点。修改端点(Terminals)如果管脚不符合要求，就需要对CAE封装中的管脚进行修改。保存 CAE 封装(CAE Decal)绘制 CAE Decal(逻辑封装)外形很多很多 CAE Decal 不是方形，因此需要一步一步人工完成。不是方形，因此需要一步一步人工完成。要建立一个 CAE Decal，首先必须建立逻辑封装外形。现以7404 和CD4011为例，7404元件是由六个逻辑非门组成，CD4

21、011 元件是由4个逻辑与非门组成，具体建立步骤如下：3.在任意点点击鼠标左键，开始绘制二维图，在需拐角的地方点击鼠标左键，当多边形绘制完成回到起点时双击鼠标左键自动结束绘制。4.若所绘制的二维线需修改，按修改二维线(Modify 2D Line)图标 进行修改二维线7404例子添加新的管脚1.选择二维线绘图工具2.点击鼠标右键，在弹出菜单选择矩形(Rectangle)和正交（Orthogonal）绘图方式。3.在任意点点击鼠标左键，开始绘制二维图，终点单击鼠标左键自动结束绘制，绘制一个矩形。5.选中矩形，点击右键，弹出菜单，选择Pull Arc4.按修改二维线(Modify 2D Line)

22、图标 进行修改二维线添加新的管脚CD4011例子建立新的元件类型(Part Type)编辑电特性(Electrical Properties)建立元件类型(Part Type)的第一步是分配87C256 CAE 封装(CAE Decal)和分配一个26 个管脚的PCB 封装(PCB Decal)。1.选择文件/新建(File/New)。编辑项目的选择类型(Select Type of Editing Item)对话框将出现。125.选择门(Gates)的表格，并且选择添加按钮，添加元件类型的第一个门。6.在CAE 封装区域内双击鼠标左键，一个浏览()按钮将出现。4567.选择浏览()按钮，以便

23、从Librariespreview 库中选择一个CAE 封装(CAE Decal)。8.从库的列表框中选择Librariespreview。9.在过滤器(Filter)区域键入87*，然后选择应用(Apply)按钮。87C256 封装(Decal)将出现在未分配封装(Unassigned Decals)的列表中。10.通过从未分配封装(Unassigned Decals)列表中选择87C256 封装(Decal)，并且选择分配(Assign)按钮，分配87C256 封装(Decal)到元件类型(Part Type)的门A(gate A)。这个封装(Decal)将移动到已经分配封装(Assign

24、ed Decals)的列表中。11.选择OK 完成操作。分配 PCB 封装(PCB Decal)如果还没有建立PCB封装，可以等建立好PCB封装后再分配。分配信号管脚(Signal Pins)添加用户定义属性(Attributes)2.键入属性(Attributes)的名字，PART DESC。按Tab 键切换到属性值(Attribute Value)区域，并且键入32K X 8 BIT CMOS EPROM/LATCH。3.再选择增加(Add)重复前面的步骤，增加这些属性(Attributes)和值(Values)4.当您完成了这些所有属性的添加后，选择OK，进入元件类型(Part Type

25、)的电参数(Electrical Parameters)输入对于门(Gates)分配管脚号码(Pin Numbers)和管脚名称(Pin Names)8.连续点击接下来的输出管脚(Output Pins)，管脚将被顺序分配为名称(PinName)为A1 到A12。9.择剩余的输入管脚(Input Pin)，并且分配名字从A2 到A12。定义元件的最后一步是用相同的方式给其余的管脚名称(Pin Name)端点设置管脚号码(Pin Numbers)。如果认为采用对于门(Gates)分配管脚号码(PinNumbers)和管脚名称(Pin Names)方法麻烦费事方法麻烦费事方法2：可以直接在信号(P

26、ins)中进行编辑保存元件类型(Part Type)4.选择Librariespreview 库。5.在文件名称字符(File Name)区域使用87C256 _1替换新的元件。6.选择OK。注意：由于这个元件已经存在，因此将元件类型(Part Type)改成87C256 _1。已经完成了 87C256_1 元件类型(Part Type)。选择文件/退出元件编辑器(File/Exit Part Editor)，从元件编辑器(Part Editor)中退出返回到原理图编辑器(Schematic Editor)。已经在 PADS Logic 中建立了第一个元件类型(Part Type)。第4章 设计与编辑 这一章介绍设计建立过程的细节，将进行动态式的放置元件。包括：1.选择名为24MHz的网络，点右键弹出特性(Properties)2.可以键入其他名字3.再改回24MHz第5章 设置Logic的设计规则