电子技术数字部分(155)课件.ppt

1、电子技术数字部分(PPT155)电子技术数字部分电子技术数字部分前前 进进绪绪 论论模模 拟拟 部部 分分数数 字字 部部 分分（点击进入有关部分）（点击进入有关部分）电电 子子 技技 术术退退 出出第二编第二编 数字部分数字部分 返返 回回第十章第十章 数字电路基础数字电路基础 第十一章第十一章 逻辑代数逻辑代数 第十二章第十二章 组合逻辑电路组合逻辑电路 第十三章第十三章 触发器触发器 第十四章第十四章 时序逻辑电路时序逻辑电路 前前 进进第十五章第十五章 脉冲电路脉冲电路第十六章第十六章 数模与模数转换数模与模数转换退退 出出第十章第十章 数字电路基础数字电路基础 数字信号、计数制、逻辑

2、关系、基本数字信号、计数制、逻辑关系、基本数字电路数字电路逻辑门电路逻辑门电路本章主要内容：本章主要内容：返返 回回前前 进进10.1 10.1 数字电路概述数字电路概述1 1模拟信号与数字信号模拟信号与数字信号 模拟信号是指模拟自然现象（如温度、光照模拟信号是指模拟自然现象（如温度、光照等）而得出的电流或电压，一般是连续、平滑变等）而得出的电流或电压，一般是连续、平滑变化的信号，也可能断续变化，但任一时刻都有各化的信号，也可能断续变化，但任一时刻都有各种可能的取值。种可能的取值。在时间上和取值上都是断续的，只有在时间上和取值上都是断续的，只有2 2个取值：个取值：高电平、低电平，分别用数字高

3、电平、低电平，分别用数字1 1、0 0表示。表示。2 2数字电路数字电路 处理数字信号的电路叫数字电路，又叫逻辑处理数字信号的电路叫数字电路，又叫逻辑电路。电路。数字电路分为：（逻辑）门电路（数字电路数字电路分为：（逻辑）门电路（数字电路基本单元）、组合（逻辑）电路、时序（逻辑）基本单元）、组合（逻辑）电路、时序（逻辑）电路等。电路等。3 3数字电路特点数字电路特点 抗干扰性强、性能稳定、速度快、精度高、抗干扰性强、性能稳定、速度快、精度高、易于集成、成本低等。易于集成、成本低等。10.2 10.2 数制与码制数制与码制 1 1十进制（十进制（decimal system）由十个基本数码由十个

4、基本数码0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9，任意数字均由这十个基本数码构成。，任意数字均由这十个基本数码构成。2 2二进制（二进制（binary system）由两个基本数码由两个基本数码0 0、1 1，任意数字均由这两个，任意数字均由这两个基本数码构成。基本数码构成。逢十进一、借一当十。逢十进一、借一当十。逢二进一、借一当二。逢二进一、借一当二。4 4十进制与二进制的互换十进制与二进制的互换（1 1）二进制转换为十进制二进制转换为十进制（数码乘权相加数码乘权相加 ）整数整数转换：转换：小数小数转换：转换：（(0.0101)(0.0101)2 20

5、02 2-1-1=1=12 2-2-2+0+02 2-3-3+1+12 2-4-4(0.3125)(0.3125)1010混合转换混合转换（整数部分和小数部分分别转换整数部分和小数部分分别转换 ）(1011)(1011)2 21 12 20 0+0+02 21 1+1+12 22 2+1+12 23 3(11)(11)1010 (1011.0101)(1011.0101)2 2(11.3125)(11.3125)1010 （2 2）十进制转换为二进制十进制转换为二进制十进制整数转为二进制整数十进制整数转为二进制整数 （1111）10 10 （10111011）2 2 十进制小数转为二进制小数十

6、进制小数转为二进制小数 乘乘2 2取整、积为取整、积为0 0止、高位排列止、高位排列 除除2 2取余、商为取余、商为0 0止、低位排列止、低位排列 （0.110.11）10 10 （0.750.75）2 2 注意，有乘不尽的情况。如注意，有乘不尽的情况。如（0.30.3）1010（0.0100110.010011）2 2 混合转换混合转换：整数部分和小数部分分别转换。整数部分和小数部分分别转换。5 5其他进制数其他进制数（1 1）八进制（八进制（octaloctal）八个基本数码：八个基本数码：0 0、1 17 7，逢八进一、借一当八。逢八进一、借一当八。（13651365）8 8（75775

7、7）1010 （16881688）1010（32303230）8 8 （2 2）十六进制（十六进制（hexadecimalhexadecimal）十六个基本数码：十六个基本数码：0 0、1 1 9 9、A A、B B、C C、D D、E E、F F，逢十六进一、借一当十六。逢十六进一、借一当十六。八进制数与十进制数之间的转换类似于二进制。八进制数与十进制数之间的转换类似于二进制。十六进制数与十进制数之间的转换类似于二进制。十六进制数与十进制数之间的转换类似于二进制。（1369ADF1369ADF）1616（2035580720355807）1010 （966922966922）1010（BC1

8、0ABC10A）1616十六进制数与二进制之间转换方法十六进制数与二进制之间转换方法 ：十六进制转为二进制十六进制转为二进制将每位十六进制数均写将每位十六进制数均写成成4 4为二进制数（不足为二进制数（不足4 4位则在前面补位则在前面补0 0）。）。二进制转为十六进制二进制转为十六进制从低位开始，每从低位开始，每4 4位位二进制数变成二进制数变成1 1位十六进制数（高位不足位十六进制数（高位不足4 4位则按实位则按实际大小转换）。际大小转换）。（101000110001010101000110001010）2 2（518A518A）1616（A3B90A3B90）1616（1010001110

9、111001000010100011101110010000）2 26 6码制码制（1 1）二进制代码（二进制代码（binary codebinary code）将某种符号（数字、字母、数学符号等）用一串将某种符号（数字、字母、数学符号等）用一串按一定规律排列的二进制数码表示，这些二进制数码按一定规律排列的二进制数码表示，这些二进制数码称为二进制代码。称为二进制代码。（2 2）几种几种BCDBCD码码二进制代码的十进制数码二进制代码的十进制数码 用用4 4位二进制码表示十个十进制数码。位二进制码表示十个十进制数码。数码数码 8421码码 5421码码 余余3码码 格雷码格雷码 0 0000 0

10、000 0011 0000 1 0001 0001 0110 0001 2 0010 0010 0101 0010 3 0011 0011 0110 0100 4 0100 0100 0111 0101 5 0101 0101 1000 0110 6 0110 0110 1001 0111 7 0111 0111 1010 1000 8 1000 1011 1011 1001 9 1001 1100 1100 1010 权权 8421 5421 （3 3）ASCIIASCII代码（代码（ASCAmerican Standard ASCAmerican Standard Code for Inf

11、ormation Interchange Code for Information Interchange 美国标准美国标准信息交换码）信息交换码）用用8 8位二进制数来表示位二进制数来表示256256个计算机常用符号的代码。个计算机常用符号的代码。00011110000111100000001000000010000111010001110101000000010000000010011000100110$00100100$001001000011101000111010011011101 011011101？00111111001111111111001011110010111100011

12、11100011111011011110110111000001110000011100001111000011110101111101011000110000000110000100110001100110001200110010200110010A01000001A01000001B01000010B01000010C01000011C01000011a01100001a01100001b01100010b01100010c01100011c011000110001100000011000000101010001010111001100 11001100（4 4）补码）补码 补码的位数（二

13、进制数码个数）由具体系统来规定。补码的位数（二进制数码个数）由具体系统来规定。下面以下面以C C语言规定为例说明。语言规定为例说明。整数（整数（int int 数数integerinteger）用）用1616位二进制补码位二进制补码表示。其最高位是符号位表示。其最高位是符号位整数为整数为0 0、负数为、负数为1 1。正数的补码正数的补码二进制形式的原码（十进制数二进制形式的原码（十进制数化为二进制数）。如化为二进制数）。如2912729127：0111000111000111 0111000111000111 负数的补码负数的补码绝对值的二进制形式，按位取反绝对值的二进制形式，按位取反加加1

14、1。如。如-29127-29127：绝对值形式绝对值形式01110001110001110111000111000111，按位取反按位取反:1000111000111000:1000111000111000，再加再加1:1:1000111000111001 1000111000111001 10.3 10.3 逻辑关系及逻辑门逻辑关系及逻辑门 1 1基本逻辑关系基本逻辑关系 只有三种基本逻辑关系。只有三种基本逻辑关系。（1 1）与逻辑和与门与逻辑和与门 只有决定事件的全部条件都具备（成立）时，只有决定事件的全部条件都具备（成立）时，事件才会发生，否则时间就不会发生。事件才会发生，否则时间就不会

15、发生。即条件全为即条件全为1 1时，事件为时，事件为1 1，否则（只要有一个，否则（只要有一个或一个以上条件为或一个以上条件为0 0），事件为），事件为0 0。与逻辑关系与逻辑关系 将条件看作输入信号，事件结果看作输出信号，将条件看作输入信号，事件结果看作输出信号，则与逻辑关系用如下电路则与逻辑关系用如下电路与门电路来实现。与门电路来实现。与逻辑电路（与门）及与逻辑符号与逻辑电路（与门）及与逻辑符号 來自來自3722 中国最大的资料库下载中国最大的资料库下载输入输出之间全部的对输入输出之间全部的对应取值。应取值。全全1 1为为1 1，否则为，否则为0:0:与逻辑真值表与逻辑真值表 输输 入入

16、信信 号号 输出信号输出信号 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1Y Y =A AB BC C =ABC ABC 与逻辑表达式与逻辑表达式（2 2）或逻辑和或门或逻辑和或门 决定事件的全部条件中只要有一个或一个以上决定事件的全部条件中只要有一个或一个以上条件具备（成立）时，事件就会发生，否则（条条件具备（成立）时，事件就会发生，否则（条件全部不具备）事件就不会发生。件全部不具备）事件就不会发生。即只要有一个或一个以上条件为即只要有一个或一个以上条件为1 1时，事件为时，事件为1 1，否则（

17、条件为全否则（条件为全0 0），事件为），事件为0 0。与逻辑关系与逻辑关系 或逻辑电路（或门）及或逻辑符号或逻辑电路（或门）及或逻辑符号 全全0 0为为0 0，否则为，否则为1 1。或逻辑真值表或逻辑真值表 输输 入入 信信 号号 输出信号输出信号 A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1Y Y =A A+B B+C C或逻辑表达式或逻辑表达式（3 3）非逻辑和非门非逻辑和非门 否定逻辑，条件满足时间不发生，条件不满足否定逻辑，条件满足时间不发生，条件不满足事件成立。事件成立。Y=A Y=A

18、 A Y 0 1 1 02 2复合逻辑关系复合逻辑关系 利用三种基本逻辑，可以组合成多种其他逻利用三种基本逻辑，可以组合成多种其他逻辑辑称为复合逻辑。称为复合逻辑。（1 1）与非逻辑与非逻辑 几个变量先进行与运算，再进行非运算。几个变量先进行与运算，再进行非运算。全全1 1为为0 0，否则为，否则为1:1:输输 入入 信信 号号 输出信号输出信号 A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0Y Y =ABC ABC（2 2）或非逻辑或非逻辑 几个变量先进行或运算，再进行非运算。几个变量先进行或运算

19、，再进行非运算。输输 入入 信信 号号 输出信号输出信号 A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0全全1 1为为0 0，否则为，否则为1:1:Y Y =ABC ABC（3 3）异或逻辑异或逻辑 两个变量进行如图所示运算：两个变量进行如图所示运算：2 2输入、输入、1 1输出电路。输出电路。输入相同，输出为输入相同，输出为0 0，输入相反，输出为输入相反，输出为1 1 Y Y =ABAB =ABAB +AB AB A B Y A B Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1

20、 1 0 1 1 1 0 1 1 0（4 4）与或非逻辑与或非逻辑 两组（或多组）输入变量先分别相与，与的结两组（或多组）输入变量先分别相与，与的结果再相或，最后再非。果再相或，最后再非。Y Y =AB+CD AB+CD（5 5）不同逻辑符号对比不同逻辑符号对比 曾用符号通用符号国际符号 与 或 非 与非 或非 异或第十一章第十一章 逻辑代数逻辑代数 逻辑代数基本定律、逻辑函数化简逻辑代数基本定律、逻辑函数化简 本章主要内容：本章主要内容：返返 回回前前 进进11.1 11.1 逻辑函数逻辑函数 1 1逻辑变量逻辑变量 取值只能是取值只能是1 1或或0 0的（两值）变量叫逻辑变量。的（两值）变

21、量叫逻辑变量。分为输入变量（表示逻辑条件的量）和输出变量分为输入变量（表示逻辑条件的量）和输出变量（表示逻辑结果的量）。逻辑变量一般用大写字（表示逻辑结果的量）。逻辑变量一般用大写字目表示，输入变量常用目表示，输入变量常用A A、B B、C C、D D、E E等表示，等表示，输出变量常用输出变量常用Y Y、L L、Z Z表示。表示。2 2逻辑函数逻辑函数 逻辑函数即输入变量和输出变量之间的逻辑关系逻辑函数即输入变量和输出变量之间的逻辑关系.不同的逻辑关系叫做不同的逻辑函数。不同的逻辑关系叫做不同的逻辑函数。3 3逻辑函数的表示方法逻辑函数的表示方法（1 1）逻辑式逻辑式 （2 2）真值表真值表

22、 （3 3）逻辑图：用各种逻辑符号联接而成的电路图。逻辑图：用各种逻辑符号联接而成的电路图。（4 4）卡诺图：卡诺（美）所发明的方格图。卡诺图：卡诺（美）所发明的方格图。4 4函数各种表示方法之间的转换函数各种表示方法之间的转换（1 1）表达式）表达式 真值表真值表 方法方法将输入全部取值代入表达式，求出输出，将输入全部取值代入表达式，求出输出，填入表格。填入表格。（2 2）真值表真值表 表达式表达式 方法方法输出为输出为1 1的全部输入量的组合与项相或。的全部输入量的组合与项相或。输入组合与项写法输入组合与项写法输入为输入为1 1，写成原变量形式；，写成原变量形式；输入为输入为0 0，写成反

23、（非）变量形式。然后将这些单变量，写成反（非）变量形式。然后将这些单变量相与。相与。（3 3）逻辑图逻辑图 表达式表达式 方法方法自输入端开始，依次写出每个门的输出。自输入端开始，依次写出每个门的输出。（4 4）表达式表达式 逻辑图逻辑图 方法方法根据表达式的逻辑关系，选择相应的门，根据表达式的逻辑关系，选择相应的门，再将他们联接成电路。再将他们联接成电路。11.2 11.2 逻辑代数逻辑代数 1 1基本规律基本规律（1 1）0101律律 A0=0A0=0A+1=1A+1=1A+0=AA+0=AA1=AA1=A（2 2）重叠律）重叠律 AA=AAA=AA+A=A A+A=A（3 3）互补律）互

24、补律 AA=0AA=0A+A=1 A+A=1（4 4）非非律非非律 A=AA=A（5 5）交换律）交换律 AB=BAAB=BAA+B=B+AA+B=B+A （6 6）结合律）结合律 A A（BCBC）=（ABAB）C CA+(B+C)=(A+B)+CA+(B+C)=(A+B)+C（7 7）分配律）分配律 A(B+C)=AA(B+C)=A B+AB+A C C(A+B)(A+C)=A+BC(A+B)(A+C)=A+BC （8 8）吸收律）吸收律 A A +A A B B =A AA A (A(A +B B )=)=A A（9 9）反演律（摩根定律）反演律（摩根定律）A A B=AB=A +B B

25、A A +B=AB=A B B2 2常用公式常用公式（3 3）A B+A C+B C=A B+A CA B+A C+B C=A B+A C（1 1）A B+A B=AA B+A B=A （2 2）A+A B=A+BA+A B=A+B （4 4）A B+A C+B C D=A B+A CA B+A C+B C D=A B+A C 3 3基本规则基本规则（1 1）代入规则：将逻辑等式中某一变量用任意函）代入规则：将逻辑等式中某一变量用任意函 数式替代，等式仍成立。数式替代，等式仍成立。（2 2）反演规则：对于任一函数式）反演规则：对于任一函数式Y Y，将其中的与号，将其中的与号 换成或号、或号换成

26、与号，原变量换成非变换成或号、或号换成与号，原变量换成非变 量、非变量换成原变量，量、非变量换成原变量，1 1换成换成0 0、0 0换成换成1 1。由。由 此得到的是原函数的反函数（非函数）此得到的是原函数的反函数（非函数）（3 3）对偶规则：将函数）对偶规则：将函数Y Y中的与号换成或号、或号中的与号换成或号、或号 换成与号，换成与号，1 1换成换成0 0、0 0换成换成1 1。由此得到的是。由此得到的是 原函数式的对偶式（对偶函数）原函数式的对偶式（对偶函数）1 1逻辑式的代数法化简逻辑式的代数法化简 利用逻辑代数重的定律、公式进行化简。最多使用利用逻辑代数重的定律、公式进行化简。最多使用

27、的是利用的是利用A+A=1A+A=1将两项合并为一项。必要是利用摩根将两项合并为一项。必要是利用摩根定律将长非号变成短非号。有时利用定律将长非号变成短非号。有时利用A+A=AA+A=A补项。补项。2 2逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 将逻辑式转变为卡诺图，然后进行化简，最后再转将逻辑式转变为卡诺图，然后进行化简，最后再转变成简单的逻辑式。变成简单的逻辑式。11.3 11.3 逻辑函数化简逻辑函数化简 （1 1）逻辑函数的最小项逻辑函数的最小项 在多变量函数的某项中，所有变量以原变量或非变在多变量函数的某项中，所有变量以原变量或非变量的形式出现，且仅出现一次，则该项称为逻辑函数量的

28、形式出现，且仅出现一次，则该项称为逻辑函数的最小项。的最小项。n n变量函数有变量函数有2 2n n个最小项。个最小项。最小项四种表示方式（以三变量函数最小项为例）：最小项四种表示方式（以三变量函数最小项为例）：字母形式字母形式 二进制形式二进制形式 十进制形式十进制形式 编号形式编号形式 A B C 0 0 0 0 mA B C 0 0 0 0 m0 0 A B C 1 0 1 5 m A B C 1 0 1 5 m5 5任意两个最小项之积等于任意两个最小项之积等于0 0。全部最小项之和等于。全部最小项之和等于1 1。任意函数均可写成最小项之和的形式。任意函数均可写成最小项之和的形式。如：如

29、：Y=A B C+A B C+A B C Y=A B C+A B C+A B C =001+011+110=1+3+6 =001+011+110=1+3+6 =(1 =(1，3 3，6)=m6)=m1 1+m+m3 3+m+m6 6非最小项化成最小项非最小项化成最小项 。方法是：。方法是：假设某项缺少假设某项缺少X X、Y Y、Z Z、，就将该项乘上，就将该项乘上(X+X)(Y+Y)(Z+Z)(X+X)(Y+Y)(Z+Z)，乘，乘开整理即可。开整理即可。（2 2）卡诺图卡诺图 卡诺图是一种填有函数最小项的方格图，卡诺图是一种填有函数最小项的方格图，n n变量卡变量卡诺图具有诺图具有2 2n n

30、个填有函数最小项的方格，方格中的最小个填有函数最小项的方格，方格中的最小项必须满足相邻原则：相邻方格中的最小项，只有一项必须满足相邻原则：相邻方格中的最小项，只有一个变量互为反变量。个变量互为反变量。规定同一行或同一列两端方格是相邻项。规定同一行或同一列两端方格是相邻项。几种卡诺图几种卡诺图：三变量卡诺图三变量卡诺图 四变量卡诺图四变量卡诺图 （3 3）逻辑函数）逻辑函数卡诺图卡诺图 首先将逻辑式写成最小项形式，然后在卡诺图中首先将逻辑式写成最小项形式，然后在卡诺图中和这些最小项对应方格中填和这些最小项对应方格中填1 1，其余方格中填，其余方格中填0 0或空方或空方格不填。由此得到逻辑函数的卡

31、诺图表示形式。格不填。由此得到逻辑函数的卡诺图表示形式。（4 4）逻辑函数的卡诺图化简逻辑函数的卡诺图化简 将逻辑式化成最小项形式；将逻辑式化成最小项形式；化出其卡诺图；化出其卡诺图；画圈圈画圈圈2 2n n个相邻个相邻1 1方格；方格；所有所有1 1方格必须分别用不同的圈圈住，包括单个方格必须分别用不同的圈圈住，包括单个独立的独立的1 1方格。；方格。；每个圈尽可能大，圈中可包括已用过的每个圈尽可能大，圈中可包括已用过的1 1方格，方格，但至少要有但至少要有1 1个新的个新的1 1方格；方格；每个圈代表化简后的每个圈代表化简后的1 1项，其中要消去该圈中数项，其中要消去该圈中数值发生变化的变

32、量（值发生变化的变量（2 2n n个相邻个相邻1 1方格圈要消去方格圈要消去n n个变个变量），剩余变量相乘即为该化简项；量），剩余变量相乘即为该化简项；诸化简项相加既是化简后的表达式。诸化简项相加既是化简后的表达式。卡诺图化简举例卡诺图化简举例 例例1 Y1 Y（A A，B B，C C）=A B C+A B C+A B C+A B C=A B C+A B C+A B C+A B C 卡诺图如右，化简结果为：卡诺图如右，化简结果为：Y=AB+BC+AC例例2 Y2 Y（A,B,C,DA,B,C,D）=（0,1,2,3,5,7,8,9,10,11,13,150,1,2,3,5,7,8,9,10,

33、11,13,15）卡诺图如右，化简结果为：卡诺图如右，化简结果为：Y=B+D（5 5）具有无关项函数的化简具有无关项函数的化简 在函数中，有些项可有可无，并不影响函数值，称在函数中，有些项可有可无，并不影响函数值，称他们为无关项。他们为无关项。在卡诺图中，用符号在卡诺图中，用符号表示无关项。化简时，将表示无关项。化简时，将它们当作它们当作1 1方格对待，可使结果更为简单。方格对待，可使结果更为简单。例例2 Y(A,B,C,D)=(32 Y(A,B,C,D)=(3，5 5，7),7),无关项无关项d d(10,11,12,13,14,15)(10,11,12,13,14,15)利用无关项利用无关

34、项 Y=B D+C D 不利用无关项不利用无关项 Y=A B D+B C D 第十二章第十二章 组合逻辑电路组合逻辑电路 组合逻辑电路的分析、设计组合逻辑电路的分析、设计 本章主要内容：本章主要内容：返返 回回前前 进进12.1 12.1 组合逻辑电路的设计组合逻辑电路的设计1 1设计步骤设计步骤（1 1）根据逻辑要求列出真值表；）根据逻辑要求列出真值表；（2 2）由真值表写出表达式；）由真值表写出表达式；（3 3）化简表达式（一般用卡诺图法化简）；）化简表达式（一般用卡诺图法化简）；（4 4）得到逻辑图。）得到逻辑图。2 2设计举例设计举例 某产品有某产品有A A、B B、C C、D D四种

35、指标，其中四种指标，其中A A为主指标。当包含为主指标。当包含A A在内的三项指标合格时，产品属正品，否则为废品。设计产在内的三项指标合格时，产品属正品，否则为废品。设计产品质量检验器（用与非门实现）品质量检验器（用与非门实现）.用用Y Y表示产品。表示产品。A A、B B、C C、D D为为1 1时表示合格，为时表示合格，为0 0表示不合格。表示不合格。真值表如右：真值表如右：A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0

36、 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1用卡诺图化简用卡诺图化简 Y=ABD+ACD+ABC Y=ABD+ACD+ABC 化成与非形式：化成与非形式：Y=ABD ACD ABCY=ABD ACD ABC作逻辑电路图：作逻辑电路图：12.2 12.2 编码器和译码器编码器和译码器1 1编码器（编码器（Coder）将数字、字母、符号等转换为二进制代码的电路。将数字、字母、符号等转换为二进制代码的电路。本节以十进制数码本节以十进制数码84218421编码器为例。编码器为例。电路构成设想：电路构成设想：电路由十个输入端（分

37、别代表十个电路由十个输入端（分别代表十个十进制数码）、四个输出端（分别到表四位十进制数码）、四个输出端（分别到表四位84218421码）码）构成。正常工作时，只能有一个输入端输入信号构成。正常工作时，只能有一个输入端输入信号（低电平），其余输入端均无信号（均为高电平），（低电平），其余输入端均无信号（均为高电平），每次输入都对应一组输出代码。每次输入都对应一组输出代码。设输入端为设输入端为S S0 0,S,S1 1,S,S2 2,S,S3 3,S,S4 4,S,S5 5,S,S6 6,S,S7 7,S,S8 8,S,S9 9,输出输出端为端为D,C,B,AD,C,B,A，控制标志端，控制标志端

38、S(S=1S(S=1编码、编码、S=0S=0不编码不编码)，则真值表如下：则真值表如下：S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 D C B A S 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 2 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 3 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 4 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 5 1 1 1 1 0 1 1 1 1 1 0 1

39、0 1 1 6 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 7 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 8 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 9 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 求出表达式后，得到如下电路：求出表达式后，得到如下电路：集成集成编码器（以编码器（以74147为例为例）1 1、2 2、3 3、4 4、1111、1212、1313为数码输入端（低电平有为数码输入端（低电平有效），效），6 6、7 7、9 9脚为编码输出脚为编码输出端。端。5 5、1414、1515为控制端。为控制端。2 2译码器

40、（译码器（Encoder）将编码变成原始符号并显示出来的电路。将编码变成原始符号并显示出来的电路。（1 1）显示系统：）显示系统：真空数码管、荧光数码管、七段数真空数码管、荧光数码管、七段数码管、点阵显示等。码管、点阵显示等。（2 2）七段数码管）七段数码管由由7 7个发光二极管构成，靠控制各段发光来显示数码。个发光二极管构成，靠控制各段发光来显示数码。7 7个发光二极管有共阴、共阳两种解法。个发光二极管有共阴、共阳两种解法。（3 3）8421BCD8421BCD码七段数码显示译码器真值表码七段数码显示译码器真值表 （4 4）8421BCD8421BCD码七段数码显示译码器表达式码七段数码显示

41、译码器表达式 （5 5）8421BCD8421BCD码七段数码显示译码器电路图码七段数码显示译码器电路图 集成集成译码器（以译码器（以74138为例为例）C C、B B、A A为编码输入端，为编码输入端，0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7为为译码输出端（根据译码输出端（根据CBACBA的不的不同，某一输出端为低电平），同，某一输出端为低电平），GAGA、GBGB、G1G1为控制端。为控制端。12.3 12.3 加法器加法器1 1半加器半加器 只考虑加数，不考虑来自低位进位的一位二进制只考虑加数，不考虑来自低位进位的一位二进制数加法电路。数加法电路。（1 1）真值表）

42、真值表（2 2）表达式）表达式（3 3）逻辑图逻辑图 F Fi i=A=Ai iBBi i COCOi i=A=Ai i B Bi i 2 2全加器全加器 不仅考虑加数，还考虑了来自低位的进位。不仅考虑加数，还考虑了来自低位的进位。（1 1）真值表）真值表（2 2）表达式）表达式（3 3）逻辑图逻辑图 F Fi i=A=Ai iBBi iCCi i COCOi i=A=Ai i B Bi i 3 3多位加法器多位加法器 由多个全加器连接而成。由多个全加器连接而成。下图为下图为4 4位加法器位加法器4 44位集成加发器位集成加发器 利用利用4 4位加法器实现位加法器实现84218421码和余码和

43、余3 3码的互相转换码的互相转换 余余3 3码比码比84218421码多码多3 3，只要在，只要在84218421码上加上码上加上00110011即是余即是余3 3码。而余码。而余3 3码减去码减去3 3既是既是84218421码。实际是加码。实际是加上上-3-3，即加上，即加上-3-3的补码的补码11011101。12.4 12.4 数据选择器（数据选择器（MUXMUX）数据选择器是多输入、单输出电路，即同时数据选择器是多输入、单输出电路，即同时有多个数据输入，而电路只选择其中一个数据有多个数据输入，而电路只选择其中一个数据输出。其中，有输出。其中，有2 2n n个数据输入，选择控制端应个数

44、据输入，选择控制端应有有n n个（个（n n位）。数据输出只能有一个。以位）。数据输出只能有一个。以8 8选选1 1 MUXMUX为例。为例。1 1集成集成 8 8选选1 MUX1 MUX 其中，其中，E=0E=0工作、工作、E=1E=1不工作；不工作；D D0 0DD7 7为数据输入为数据输入端、端、CBACBA为选择控制端。为选择控制端。或或 Y=mY=m0 0D D0 0+m+m1 1D D1 1+m+m2 2D D2 2+m+m3 3D D3 3+m+m4 4D D4 4+m+m5 5D D5 5+m+m6 6D D6 6 2 28 8选选1MUX1MUX逻辑图逻辑图3 3用用MUXM

45、UX构成逻辑函数构成逻辑函数 由由Y=Y=（m mi iD Di i）看出，适当控制）看出，适当控制D Di i=1=1或或0 0，可得到，可得到由若干最小项组成的逻辑函数。由若干最小项组成的逻辑函数。例：例：Y=A B+A B+CY=A B+A B+C化成最小项形式化成最小项形式Y=(0,1,3,5,6,7)Y=(0,1,3,5,6,7)使使D D2 2=D=D4 4=0=0、D D0 0=D=D1 1=D=D3 3=D=D5 5=D=D6 6=D=D7 7=1=1，则则Y=Y=（0 0，1 1，3 3，5 5，6 6，7 7）12.5 12.5 数值比较器数值比较器 1 1一位数值比较器一

46、位数值比较器（1 1）真值表）真值表输输 入入 输输 出出 A B FAB FAB FAB 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1（2 2）表达式）表达式 （3 3）逻辑电路逻辑电路 F FA AB B=A B =A B F FA AB B=A B =A B F FA AB B=A B+A B =A B+A B 2 2集成数值比较器集成数值比较器 其中其中，A A3 3A A2 2A A1 1A A0 0、B B3 3B B2 2B B1 1B B0 0分别为四位二进制数。分别为四位二进制数。利用利用2 2个个4 4位比较器可构成位比较器可构成1 1个个

47、8 8位比较器。位比较器。3 3比较器的扩展比较器的扩展 其中其中，A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0、B B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0分分别为八位二进制数。别为八位二进制数。第十三章第十三章 触发器触发器 各种触发器电路、符号及逻辑关系各种触发器电路、符号及逻辑关系 本章主要内容：本章主要内容：返返 回回前前 进进13.1 13.1 基本基本RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 这种电路任一时刻

48、的输出仅与当时的输入有关。这种电路任一时刻的输出仅与当时的输入有关。2 2逻辑功能（工作情况）逻辑功能（工作情况）由表达式及电路均可看出，无论触发器原由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有来处于什么状态，现在立即有:（1）R=1，S=0 Q=1，Q=0 1态态 （2）R=0，S=1 Q=0，Q=1 0态态 （3）R=1，S=1 保持原状态不变。保持原状态不变。（4）R=0，S=0 禁止输入！逻辑混乱。禁止输入！逻辑混乱。3 3工作状态表及简单工作表工作状态表及简单工作表 R S Qn Qn+1 说说 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0

49、1 置置 1 1 0 1 1 置置 1 1 1 0 0 不不 变变 1 1 1 1 不不 变变 0 0 0 禁禁 止止 0 0 1 禁禁 止止 R S 状状 态态 0 1 0 1 0 1 1 1 不不 变变 1 1 禁禁 止止 4 4工作波形举例工作波形举例 5 5电路特点电路特点 电路简单，但状态不易控制，变化无电路简单，但状态不易控制，变化无规律，还存在状态不定情况。规律，还存在状态不定情况。13.1 13.1 基本基本RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 2 2逻辑功能（工作情况）逻辑功能（工作情况）由表达式及电路

50、均可看出，无论触发器原由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有来处于什么状态，现在立即有:（1）R=1，S=0 Q=1，Q=0 1态态 （2）R=0，S=1 Q=0，Q=1 0态态 （3）R=1，S=1 保持原状态不变。保持原状态不变。（4）R=0，S=0 禁止输入！逻辑混乱。禁止输入！逻辑混乱。3 3工作状态表及简单工作表工作状态表及简单工作表 R S Qn Qn+1 说说 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 1 1 0 0 不不 变变 1 1 1 1 不不 变变 0 0 0 禁禁 止止 0 0