触发器及含触发器的PLD课件.ppt

1、1组组合合逻逻辑辑电电路路.当时的当时的输入输入.当时的当时的输出输出构成组合逻辑电路构成组合逻辑电路的基本单元是的基本单元是门电路。门电路。在前面所学习的组合逻辑电路中，在前面所学习的组合逻辑电路中，仅仅决定于仅仅决定于12而在而在“时序逻辑电路时序逻辑电路”中，中，时时序序逻逻辑辑电电路路.当时的当时的输出输出这就要求时序逻辑电路必须这就要求时序逻辑电路必须具有记忆功能具有记忆功能!不仅与不仅与.当时的当时的输入输入有关有关.过去的过去的输出输出而且与而且与有关有关我们将要学习的我们将要学习的“触发器触发器”就具有记忆功能。就具有记忆功能。2第第6 6章章 触发器及含触发器的触发器及含触发

2、器的PLDPLD 34本章重点1 1、各种、各种电路结构电路结构的触发器所具有的触发器所具有的的动作特点动作特点；2 2、触发器、触发器逻辑功能逻辑功能的的分类分类和触发和触发器逻辑功能的描述方法。器逻辑功能的描述方法。45触发器具有什么触发器具有什么功能功能?形象地说，形象地说，它具有它具有“一触即发一触即发”的功能的功能。在输入信号的作用下，它能够从一种状态。在输入信号的作用下，它能够从一种状态(0 或或 1)转变成另一种状态转变成另一种状态(1 或或 0)。触发器具有什么基本触发器具有什么基本特点特点?1）具有两个能自行保持的稳定状态）具有两个能自行保持的稳定状态1和和0。2）根据不同的

3、输入信号可以置成）根据不同的输入信号可以置成1或或0状态。状态。触发器触发器是构成时序逻辑电路的基本单元是构成时序逻辑电路的基本单元，是能够存储，是能够存储1位二值信号的单元电路。位二值信号的单元电路。6.1 概概 述述 56触发器如何分类触发器如何分类?按按逻辑功能逻辑功能划分划分：R-S 触发器触发器；D 触发器触发器；J-K 触发器触发器;按按触发方式触发方式划分划分：电平触发方式电平触发方式；主从触发方式主从触发方式；边沿触发方式边沿触发方式。T触发器等等。触发器等等。6“1”状态：Q=1，Q=0“0”状态：Q=0，Q=12.有两个稳定状态3.在输入信号的作用下，双稳态触发器可以 从一

4、个稳定状态转换到另一个稳定状态。逻辑符号RSQQRS 双稳态触发器的基本特性1.有两个互补的输出端QQ置 0 端置 1 端 通常，把在输入信号发生变化前的触发器状态称为现态，用n 和n表示；把输入信号发生变化后的触发器状态称为次态，用n+1 和n+1表示。用X表示输入信号的集合，则触发器的次态方程为：n+1 f（n，X）次态方程又称为状态方程、特征方程。711 0 1 0 0 0 1 1 0Q n：输入信号到来输入信号到来前前触发器的状态，触发器的状态，简称简称原原状态状态；Q n+1：输入信号到来输入信号到来后后触发器的状态触发器的状态，简称简称次态次态。Q n Q n+1RS置置01113

5、 Q n Q n+1 0 1 0 0 0 1 1 0Q n 表示触发器的表示触发器的原原状态状态；Q n+1 表示触发器的表示触发器的次次态态。1 0 0 11 0 1 1RS称为称为“置置1”!1315 Q n Q n+1 0 1 0 0 0 1 1 0Q n 表示触发器的表示触发器的原原状态状态；Q n+1 表示触发器的表示触发器的次次状态状态。1 0 0 11 0 1 11 1 0 01 1 1 1称为称为“保持保持”!RS1517R S Q n Q n+1 0 1 0 0 0 1 1 0Q n 表示触发器的表示触发器的原原状态状态；Q n+1 表示触发器的表示触发器的次次状态状态。1

6、0 0 11 0 1 10 0 0 1*0 0 1 1*0状态同时消状态同时消失以后输出失以后输出状态不定状态不定!1 1 0 01 1 1 1称为称为“保持保持”!1719由由或非门或非门组成的基本组成的基本 RS 触发器触发器QQ11SRQQSRS RQQn+10 00 00 10 11 01 01 11 101010 1 010100110*0*SR19基本基本RSRS触发器触发器 2021例：例：在左图的基本在左图的基本RS触触发器电路中，已知输入发器电路中，已知输入电压波形，画出输出端电压波形，画出输出端对应的电压波形。对应的电压波形。0 1 X 0 1 0 X 1 1 1 X 保保

7、 持持 0 0 X 禁禁 止止 Qn Q n+1QQRSRSQQSR216.2 RS触发器触发器功功 能能 表表Qn(保持保持)1 11（置（置1）1 00（置（置0）0 1不稳不稳Qn+1 0 0R SRSQn01000111101110001010基本基本RS触发器触发器QRSQ12222tpdtpd2tpdtpd波波 形形 图图转换转换条件条件触发器触发器状态状态状态转状态转换方向换方向状态转换图状态转换图01 1 1功功 能能 表表Qn(保持保持)1 11（置（置1）1 00（置（置0）0 1不稳不稳Qn+1 0 0R S基本基本RS触发器触发器QRSQ12231S1RC C1 1Q

8、QQ QCPCP（b b）国标符号国标符号Q QQ QCPS SR R（c c）惯用符号惯用符号30例例2：画出同步画出同步RS触发器的输出波形触发器的输出波形。假设假设Q的初始状态为的初始状态为 0。QQCPRSCP回到低回到低电平后状电平后状态不定态不定“空翻空翻”即输出端随输入信号的多即输出端随输入信号的多次变化将发生次变化将发生多次翻转多次翻转。QQ1R1SC1CPRS3031练习：练习：画出同步画出同步RS触发器的输出端触发器的输出端波形图。波形图。CPRSQQ假设假设Q的初始状态为的初始状态为 0。在在CP=0 期间，触发器的状态期间，触发器的状态“保持保持”状态状态不定不定QQ1

9、R1SC1CPRS3133 RS触发器的触发器的特性方程特性方程：QnRS 00 01 11 10010 1 X 01 1 X 0Qn+1RS触发器的触发器的状态转换图状态转换图：01RSQRSQnn（约束条件约束条件）QRS010110X00XRS触发器的触发器的卡诺图卡诺图：触发器状态转换条件状态转换方向336.2.3 RS6.2.3 RS触发器应用示例触发器应用示例 b.由由B扳向扳向A端，并且震颤几次，相当于端，并且震颤几次，相当于（或）（或）a.由由A扳向扳向B端，并且震颤几次，相当于端，并且震颤几次，相当于（或）（或）机械开关在静止到新的位置之前其机械触头将机械开关在静止到新的位置

10、之前其机械触头将要震颤几次。图示电路可以解决震颤问题。要震颤几次。图示电路可以解决震颤问题。设初始时接端，基本原理如下：设初始时接端，基本原理如下：34 为了适用于单输入信号的场合，把同步为了适用于单输入信号的场合，把同步RS触发器做成触发器做成D触发器触发器形式。形式。35基本基本RS 触发器触发器导引门电导引门电路路6.3.1 电平触发型电平触发型D触发器触发器 CPD6.3 D 触发器触发器CPQQRDSDD3536(2)功能分析功能分析01 1输出端输出端 保持原状态保持原状态CP=0CPQQRDSDD3637110110结论：结论：Qn+1=D0110101011CP=1（无约束条件

11、）（无约束条件）CPQQRDSDDCPQQRDSDD3738 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持b.功能表功能表CP D Qn Q n+1 Qn+1=Dc.特性方程特性方程D 锁存器锁存器a.逻辑符号逻辑符号QQ1D C1RDSDD CPRS优点优点：克服了约束条克服了约束条件的限制；件的限制；存在问题存在问题 ：在在CP1期间，输出状态随输入期间，输出状态随输入状态的变化而变化。状态的变化而变化。38电平触发型电平触发型D D触发器触发器 3940CPDQQ 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保

12、持持CP D Qn Q n+1 功能表功能表练习、练习、电路如左上图，电路如左上图，且已知且已知 Qn=0。根据。根据CP及及D的波形画出输出的波形画出输出端的波形。端的波形。4041123456714 13 1211 10981D 2D允允许许3D 4D NCVCC1Q 2Q3Q 4QNCGND允允许许74LS77(4位锁存器位锁存器)这一类的这一类的 D 锁存器，有集成组件的产品，锁存器，有集成组件的产品，如如74LS77(4位锁存器位锁存器)、74LS75(4位双稳态锁位双稳态锁存器存器)，等等。，等等。即即CP1,2即即CP3,44142D 触发器触发器D触发器的触发器的特性方程特性方

13、程：Qn+1=DD触发器的触发器的状态转换图：状态转换图：QD011001D触发器的触发器的状态转换图：状态转换图：QD0CPDQn+1说明01101Qn01不变置0置1 D触发器特性表触发器特性表4243边沿触发器的电路结构与动作特点边沿触发器的电路结构与动作特点为了免除为了免除CP=1期间输入控制电平不许改变的期间输入控制电平不许改变的限制，可采用限制，可采用边沿触发器边沿触发器。其特点是：。其特点是：触发器只触发器只在时钟跳转时发生翻转，而在在时钟跳转时发生翻转，而在CP=1或或CP=0期间期间，输入端的任何变化都不影响输出，输入端的任何变化都不影响输出。目前已用于数字集成电路产品中的边

14、沿触发器电目前已用于数字集成电路产品中的边沿触发器电路主要有：路主要有：维持阻塞维持阻塞触发器，触发器，CMOS传输门的边沿触传输门的边沿触发器，利用门电路发器，利用门电路传输延迟传输延迟时间的边沿触发器等。时间的边沿触发器等。4344a.功能表功能表DCPQQ6.3.2 边沿触发型边沿触发型D触发器触发器 DCPQQ上升沿翻转上升沿翻转下降沿翻转下降沿翻转上升沿触发上升沿触发下降沿触发下降沿触发CP D 1nQ 0 X nQ 1 X nQ 0 0 1 1 b.特性方程特性方程Q n+1=Dc.逻辑符号逻辑符号4445CPDQ 4546集成的集成的 边沿边沿 D触发器触发器 简介简介:双双D型

15、正边沿触发器型正边沿触发器7474(带预置和清除端带预置和清除端)六六D型触发器型触发器74174 单路输出单路输出 共直接清除共直接清除四四D型触发器型触发器74175 互补输出互补输出 共直接清除共直接清除46边沿触发型边沿触发型D触发器触发器 47Q【例6-2】图6-11中为上升沿触发型D触发器的输入信号和时钟脉冲波形，设触发器的初始状态为0，确定输出信号Q的波形。解：把握边沿触发型D触发器工作特性的关键是，确认每个时钟脉冲CP上升沿之后的输出状态等于该上升沿前一瞬间D信号的状态，此状态将保持到下一个时钟脉冲CP上升沿到来时。由此可画出输出Q的波形如图6-11所示。图6-11 例6-2波

16、形图48Q【例6-3】图6-12为边沿D触发器构成的电路图，设触发器的初始状态 Q1Q0=00，试确定Q0及Q1在时钟脉冲作用下的波形（参考图6-13）。最后用QuartusII的时序仿真器验证。图6-12 例6-3电路图6-13 例6-3波形图解：由于两个D触发器的输入信号分别为另一个D触发器的输出，因此在确定它们的输出端波形时，应分段交替画出Q0及Q1的波形（图6-13）。第1个CP脉冲到来时，初始状态Q0Q1=00，D0=1，D1=0，因此Q0=1，Q1=0；第2个CP脉冲到来时，现态Q0Q1=10，D0=1，D1=1，因此Q0=1，Q1=1；第3个CP脉冲到来时，现态Q0Q1=11，D

17、0=0，D1=1，因此Q0=0，Q1=1；第4个CP脉冲到来时，现态Q0Q1=01，D0=0，D1=0，因此Q0=0，Q1=0。4950练习：练习：逻辑电路和输入信号如图所示，画出触发逻辑电路和输入信号如图所示，画出触发器器Q端的波形。触发器的初态均为端的波形。触发器的初态均为0。DCPC11DRQQCPDQ5051例、例、D触发器触发器应用举例应用举例-四路优先判决电路四路优先判决电路发光二极管发光二极管Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS17574175：四：四D型触发器型触发器,互补输出互补输出,共直接清除共直接清除5152Q3Q4Q2Q1Q4Q3

18、Q1Q2D1D2D3D4CLR1KHZ+5V74LS175000011111四个发光四个发光二极管均二极管均不亮不亮!等待有人等待有人启动按钮启动按钮赛前先清零赛前先清零5253Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS1751001 2 号选手号选手抢答成功抢答成功 时钟的频时钟的频率率越高越高，区，区分选手按键分选手按键先后的分辨先后的分辨率就率就越高越高。这时其它按钮被这时其它按钮被按下也没反应。按下也没反应。536.4 6.4 主从触发器主从触发器 6.4.1 主从主从RS触发器触发器 主从主从RSRS触发器触发器就是用两个同步就是用两个同步RSRS触

19、发器连接而触发器连接而成的。成的。为了克服同步触发器存在的空翻（为了克服同步触发器存在的空翻（CP=1CP=1）问题，）问题，可以采用主从结构。可以采用主从结构。其中时钟其中时钟信号信号CPCP，通过一，通过一个反相器使其互个反相器使其互补控制主、从触补控制主、从触发器。发器。54工作原理：工作原理：CP=1CP=1时，主触发器工作，从触时，主触发器工作，从触发器由于发器由于CP=0CP=0被封死，触发器被封死，触发器状状态不变态不变;CP=0CP=0时时，主触发器被封死，触，主触发器被封死，触发器状态发器状态保持保持。CPCP由由1 1变变0 0时时，从触发器被打开，从触发器被打开，主触发器

20、状态传给从触发器，触主触发器状态传给从触发器，触发器发器状态翻转状态翻转。工作特点：工作特点：F主主、F从从轮流工作。轮流工作。55CPS RQnQn+1 0 00 01 01 00 10 11 11 101010101Qn0111001*1*综合上述分析，综合上述分析，主从触发器一个主从触发器一个CP 只能翻转一次。只能翻转一次。主从主从RSRS触发器的特性表触发器的特性表*CP回到低电平后回到低电平后输出状态不定！输出状态不定！56下降沿翻转下降沿翻转a.主从主从RS触发器的触发器的逻辑符号逻辑符号:Q1RQ1SC1CPQQQQ1R1SC1CP1 12 2RS R、S不相等不相等时时QQ1

21、R1SC1RSCP57 主从主从RS触发器只触发器只在时钟跳变沿翻转在时钟跳变沿翻转，即一个，即一个时钟脉冲只翻转一次，所以时钟脉冲只翻转一次，所以克服了空翻克服了空翻问题。问题。与同步与同步RS触发器一样触发器一样仍存在约束条件仍存在约束条件问题。问题。为了克服约束条件问题，又引出了为了克服约束条件问题，又引出了主从主从JK触发触发器器。关于主从。关于主从JK触发器，稍后再介绍。触发器，稍后再介绍。b.动作特点：动作特点：但由于其主触发器和从触发器仍是同步但由于其主触发器和从触发器仍是同步RS触触发器，在发器，在CP=1期间，期间，Q 和和Q的状态仍随的状态仍随R、S的的变化而改变。故它还变

22、化而改变。故它还不属真正的边沿触发器不属真正的边沿触发器。58QCPSRQ例例.在主从在主从RS触发器的电路中触发器的电路中,若若CP、S和和R的电压的电压波形如图所示，试画出波形如图所示，试画出Q和和Q端的电压波形。设端的电压波形。设Q的的初始状态为初始状态为0。59RS触发器的电路触发器的电路结构演变过程结构演变过程由两个与非门构成由两个与非门构成基本基本RS触发器触发器由四个与非门构成由四个与非门构成同步同步RS触发器触发器由九个与非门构成由九个与非门构成主从主从RS触发器触发器公共公共结构结构让其接受让其接受时钟控制时钟控制克服克服空翻空翻606.4.2 6.4.2 主从主从JKJK触

23、发器触发器 为了克服主从为了克服主从RSRS触发器的约触发器的约束条件问题，只需将其输出端束条件问题，只需将其输出端Q Q和和Q Q分别与其输入端分别与其输入端R R和和S S连接，连接，并另引入两个输入端，分别叫并另引入两个输入端，分别叫J J和和K K用以与用以与RSRS触发器触发器区别。这样区别。这样就构成了主从就构成了主从JKJK触发器。触发器。R1 K Qn.S1 J Qn.61 R1=S1=0，Q 保持保持；QQF主主F从从主从主从 JK 触发器的工作原理触发器的工作原理:R1=Qn，S1 Qn，Q 翻转；翻转；(1)JK=0(2)J=K=1R1 K Qn.S1 J Qn.QQRS

24、CCPQQQQRSCCP1 12 2JK62(3)J=0，K=1101 0F主主F从从R1=Qn K S1=Qn J 假设假设 Qn=1=1=01010001结论：结论：Q n+1=J 0!Q n+1=J 0，在在CP从从 1变为变为 0后出现。后出现。称为称为“下降沿翻转下降沿翻转”1QQRSCCPQQQQRSCCP1 12 2JK63(3)J=0，K=1，101 0F主主F从从R1=Qn K S1=Qn J 并假设并假设 Qn=0=0=0000101结论：结论：Q n+1=J 0!QQRSCCPQQQQRSCCP1 12 2JK640 1 0 同理可以证明：无论同理可以证明：无论 Q n

25、是什么状是什么状态，只要态，只要 J 1 且且 K 0，则，则 Q n+1=J=1！证明过程略去。证明过程略去。阶段性小结阶段性小结：0 1 1 0 J K Q n Q n+1 结论结论：无论：无论 Q n 是什么值是什么值，J=0，K=1时，时，Q n+1 服从于服从于J！06566CP=1时，时，F主主状态由状态由J、K决定决定，F从从状态不变。状态不变。CP下降沿下降沿()触发器翻转触发器翻转（F从从状态与状态与F主主状态一致）。状态一致）。CP=0时时，主触发器被封死，主触发器被封死，触发器状态触发器状态保持不变保持不变。工作特点：工作特点：F主主、F从从轮流工作。轮流工作。QQRSC

26、CPQQQQRSCCP1 12 2JK66a.功能表：功能表：0 0 Q n1 1 Q n0 1 0 1 0 1 J K Q n+1 b.特性方程：特性方程：nn1nQJQKQc.逻辑符号逻辑符号:主从主从JK触发器触发器J、K不同，不同，服从服从J保持保持计数计数QQ1K1JC1SDRDKJCPQQ1K1JC1SDRDKJCP上升沿上升沿翻转翻转67集成的集成的 主从主从 JK 触发器触发器 简介简介:与门输入与门输入 JK 主从触发器主从触发器 7472 (带预带预置和清除端置和清除端)J=J1J2J3,K=K1K2K3双双 JK 触发器触发器7476(带预置和清除端带预置和清除端)双双

27、JK 触发器触发器7478(带预置端、共清除端、带预置端、共清除端、共时钟端共时钟端)双双 JK 主从触发器主从触发器74107(带清除端带清除端)双双 JK 主从触发器主从触发器 74111(带数据锁定带数据锁定)68例例1：画出主从画出主从 JK 触发器输出端波形图。触发器输出端波形图。J K Q n+1 0 0 Qn1 1 Qn0 1 0 1 0 1 CPJKQQQKJCSDRD注意：这里注意：这里J、K在在CP=1期间没有变化。期间没有变化。69例例2：讨论讨论 Q1、Q2 的输出波形的输出波形CP假设初始状态假设初始状态 Q n=0 Q1Q2看懂逻辑符号看懂逻辑符号；熟练使用功能表熟

28、练使用功能表。nn1nQJQKQn1nQQJKCPQ1JKCPQ2nnQKQJ7071练习：练习：画出下图所示各电路中输出端的波形图（初始状态为画出下图所示各电路中输出端的波形图（初始状态为0）：CP123456ACP123456ABQ1JQ2输出没有回送到输入端，输出没有回送到输入端，不妨也称其为不妨也称其为“开环开环”。Q1JKACPJKQ2CPAB=171例例4：画出下图所示电路中各输出端的波形图画出下图所示电路中各输出端的波形图：CP123456AJ1K1Q1ACPJ2K2Q2=1初始状初始状态为态为 00J1Q2Q1J2输出已经回送到输入端，输出已经回送到输入端，那么就称其为那么就称

29、其为“闭环闭环”。72三、主从触发器的三、主从触发器的动作特点动作特点CP下降沿到来下降沿到来时，时，F主主的输出的输出传递到传递到F从，从，翻翻转完成。转完成。CPCP=1期间，主触发器期间，主触发器接收输入端的信号接收输入端的信号主从触发器有两种结构：主从触发器有两种结构：（1 1）Q Q和和Q Q没有反馈到输入端，如主从没有反馈到输入端，如主从RSRS触发器，及触发器，及其由它派生出的各种触发器，其主触发器仍存在其由它派生出的各种触发器，其主触发器仍存在空翻空翻问题。问题。（2)Q2)Q和和Q Q反馈到输入端，如主从反馈到输入端，如主从JKJK触发器，及其由触发器，及其由它派生出的它派生

30、出的D D、T T触发器等，存在触发器等，存在一次变化一次变化问题。问题。73现象如下现象如下:CPD如：由主从如：由主从JK触发器触发器派生的派生的D触发器：触发器：设设Qn=0存在存在“一次变化一次变化”问题问题。Q实际实际为什么为什么当当cp下降沿到来时，下降沿到来时，Q（从触发器的状态）不按此刻（从触发器的状态）不按此刻输入信号的状态变化呢？输入信号的状态变化呢？一次变化问题一次变化问题QQQQRSC2 2cdabCPCPDQ,Q,F从从F主主74解释如下解释如下:CPDQ,110101001011设设Qn=0保保持持跟跟随随D端端初始初始状态状态00Q实际实际110保保 持持保保持持

31、注注意意 图中反馈线已将图中反馈线已将b门封死。门封死。QQQQRSC2 2cdabCPCPDQ,Q,F从从F主主75归归 纳纳 产生上述输出结果的产生上述输出结果的根本原因根本原因是：是：主触发器是一个同步主触发器是一个同步RS触发器，触发器，且有一对互补的交且有一对互补的交叉反馈信号加在输入端，叉反馈信号加在输入端，在在cp=1期间当输入信号变化期间当输入信号变化时，其状态能且时，其状态能且只能改变只能改变一次一次；于是导致主触发器在于是导致主触发器在CP=1CP=1期间，可能记忆一个错误期间，可能记忆一个错误的状态，等到的状态，等到CPCP下降沿到来时，下降沿到来时，Q Q状态跟随状态跟

32、随Q Q的错误状态翻转。的错误状态翻转。QQQQRSC2 2cdabCPCPDQ,Q,F从从F主主76 只有在只有在CP=1的全部时间里输入始终保持不变的全部时间里输入始终保持不变的条件下，用的条件下，用CP下降沿到来时下降沿到来时的输入状态决定的输入状态决定触发器的次态才肯定是对的。否则，必须考虑触发器的次态才肯定是对的。否则，必须考虑CP=1期间输入端状态的全部变化过程，才能确期间输入端状态的全部变化过程，才能确定定CP下降沿到来时触发器的次态。下降沿到来时触发器的次态。结结 论论 因此，在因此，在CP1 期间，一般不允许期间，一般不允许 J、K发发生变化，生变化，于是设法通过于是设法通过

33、改变电路结构改变电路结构而取消这而取消这一限制。一限制。在使用主从结构触发器时必须在使用主从结构触发器时必须注意注意：77 主从主从JK 触发器小结触发器小结 1.熟练掌握熟练掌握JK触发器触发器逻辑逻辑符号符号的全部含义。的全部含义。2.熟练掌握并正确运用熟练掌握并正确运用JK触发器的触发器的功能表功能表、特性特性方程方程。QQKJCSDRDQQKJCSDRD 3.主从主从JK触发器没有空翻、触发器没有空翻、约束条件问题，但存在约束条件问题，但存在“一一次变化次变化”问题。问题。78例例.在主从在主从JK触发器电路中触发器电路中,已知已知CP、J、K的电压波的电压波形如图所示，试画出与之对应

34、的输出电压波形。设形如图所示，试画出与之对应的输出电压波形。设触发器初态为触发器初态为0。第一个第一个CP高电平期间输高电平期间输入始终为入始终为J=1，K=0。第二个第二个CP高电平期间高电平期间K端状态发生过变化端状态发生过变化,因而不能简单地以因而不能简单地以CP下降沿到达时下降沿到达时J、K的的状态来决定触发器的状态来决定触发器的次态。次态。JKQCP1 2 3 4 CP下降沿到来之前，下降沿到来之前，J=0，K=1，主触发器被，主触发器被置置0，所以虽然，所以虽然CP下降沿来时，下降沿来时，J=K=0，从触发器仍，从触发器仍按主触发器的状态被置按主触发器的状态被置0。79第三个第三个

35、CP下降沿来时，下降沿来时，J=0，K=1，按功能表应，按功能表应有有Qn+1=0；所以所以CP下降沿到达后，从下降沿到达后，从触发器按主触发器的状态被触发器按主触发器的状态被置置1。0101111100保保 持持但但CP高电平期间出现高电平期间出现J=K=1，且触发器状态为且触发器状态为0，故，故CP下降下降沿到来之前沿到来之前主触发器被置主触发器被置1。Q Qn n=0=0时，主触发器只能接受时，主触发器只能接受置置1 1信号，信号，Q Qn n=1=1时，主触发器只能接时，主触发器只能接受受置置0 0信号。其结果是在信号。其结果是在CP=1CP=1期期间，主触发器只有可能翻转一次，间，主

36、触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状一旦翻转了就不会翻回原来的状态。即一次变化现象。态。即一次变化现象。QQRSCCPQQQQRSCCP1 12 2JKF主主F从从80逻辑符号：CPJ KQnQn+1 0 00 01 01 00 10 11 11 101010101Qn011100101J1KC1QQJCPKQn10Qn特性表6.4.3 边沿触发型边沿触发型JK触发器触发器 JK触发器的触发器的特性方程特性方程：Qn+1=JQn+KQnQnJK 00 01 11 100100011011Qn+1JK触发器的触发器的状态转换图状态转换图:QJK0110、1101、110XX081

37、边沿触发型边沿触发型JKJK触发器触发器 82边沿触发型边沿触发型JKJK触发器触发器 83边沿触发型边沿触发型JKJK触发器触发器 84856.5 触发器的逻辑功能分类触发器的逻辑功能分类 及相互间的转换及相互间的转换一、分类一、分类1.RS触发器：在触发器：在CP脉冲操作下，根据脉冲操作下，根据R、S情况的情况的不同，凡是具有置不同，凡是具有置0、置、置1和保持功能的电路，都和保持功能的电路，都叫叫RS触发器。触发器。2.D触发器：在触发器：在CP操作下，根据操作下，根据D的不同，凡是具的不同，凡是具有置有置1、置置0功能的电路，都称为功能的电路，都称为D触发器。触发器。3.JK触发器：在

38、触发器：在CP操作下，根据操作下，根据J、K的不同，凡的不同，凡是具有置是具有置1、置、置0、翻转、保持功能的电路，都称、翻转、保持功能的电路，都称为为JK触发器。触发器。8586触发器的逻辑功能分类触发器的逻辑功能分类3.T触发器：在触发器：在CP操作下，根据操作下，根据T的不同，凡是具的不同，凡是具有保持和翻转功能的电路，都称为有保持和翻转功能的电路，都称为T触发器。触发器。T 触发器触发器特性表特性表：T Qn Qn+1 0 0 1 1 0 1 0 1 0 1 1 001T=0T=0Qn+1=QnQn+1=QnT 触发器触发器状态转换图状态转换图:T=1T=1逻辑符号逻辑符号:nn1nQ

39、TQTQT T触发器的触发器的特性方程特性方程：C1QQT1NCP8687触发器的逻辑功能分类触发器的逻辑功能分类4.T触发器：在触发器：在CP操作下，只具有翻转功能的电操作下，只具有翻转功能的电路称为路称为T 触发器。触发器。T 触发器触发器特性表特性表：n1nQQT T 触发器的触发器的特性方程特性方程：876.5.1 D6.5.1 D触发器向其它触发器转换触发器向其它触发器转换 1D触发器转换成触发器转换成JK触发器触发器 仍为上升沿仍为上升沿触发翻转触发翻转特性方程对比法：特性方程对比法：883.D3.D触发器转换成触发器转换成T T、T T触发器触发器 896.5.2 JK6.5.2

40、 JK触发器转换为触发器转换为D D触发器触发器 特性方程对比法：特性方程对比法：JK转换成转换成D触发器：触发器：JK：Qn+1=JQn+KQnD：Qn+1=D=D（Qn+Qn)=DQn+DQn，对比得到：对比得到：K=D，J=D仍为下降沿仍为下降沿触发翻转触发翻转9092练习：练习：JK触发器转换成触发器转换成T 触发器触发器CQQKJ1CPnn1nQJQKQJ=K=1n1nQQ922022-8-1393湘潭大学信息工程学院矩形脉冲波常作为时钟信号。波形的好坏直接关系到矩形脉冲波常作为时钟信号。波形的好坏直接关系到电路能否正常工作。为了定量描述矩形脉冲波，通常电路能否正常工作。为了定量描述

41、矩形脉冲波，通常采用如图所示参数。采用如图所示参数。trtf0.1Vm0.5Vm0.9VmTWVmT脉冲波形参数脉冲波形参数6.6 基于触发器的滤波电路设计基于触发器的滤波电路设计 1.脉冲参数和信号频率概念脉冲参数和信号频率概念 932022-8-1394脉冲周期脉冲周期T周期性重复的脉冲序列中，周期性重复的脉冲序列中，相邻两个脉冲间的时间间隔。相邻两个脉冲间的时间间隔。脉冲频率脉冲频率f频率频率f表示单位时间内脉冲重表示单位时间内脉冲重复的次数，复的次数，脉冲幅度脉冲幅度Vm脉冲波形的电压最大变化脉冲波形的电压最大变化幅度。幅度。频率与周期的关系是倒数关系：频率与周期的关系是倒数关系：F=

42、1/T942022-8-1395湘潭大学信息工程学院 脉冲宽度脉冲宽度Tw从脉冲波形上升沿上升到从脉冲波形上升沿上升到0.5Vm起起到下降沿下降到到下降沿下降到0.5Vm止的时间。止的时间。上升时间上升时间tr脉冲波形的上升沿从脉冲波形的上升沿从0.1Vm上升到上升到0.9Vm所需时间。所需时间。下降时间下降时间tf脉冲波形的下降沿从脉冲波形的下降沿从0.9Vm下降下降 到到0.1Vm所需时间。所需时间。占空比占空比q脉冲宽度脉冲宽度Tw与脉冲周期与脉冲周期T之比即之比即 trtf0.1Vm0.5Vm0.9VmTWVmT脉冲波形参数脉冲波形参数952.2.去抖动电路设计去抖动电路设计 963.

43、3.时序仿真时序仿真 97时序仿真时序仿真986.7 6.7 延时电路的设计与测试延时电路的设计与测试 1.设计一个库元件设计一个库元件 992.2.设计顶层电路设计顶层电路 1003.3.时序仿真时序仿真 101时序仿真时序仿真1026.8 含触发器的含触发器的PLD结构结构 6.8.1 6.8.1 通用可通用可编程逻编程逻辑器件辑器件GAL GAL 不可编程不可编程或阵列或阵列可编程与阵列可编程与阵列I2I0I1O2O0O1可编程输出可编程输出逻辑宏单元逻辑宏单元（OLMC）103 2.GAL16V8的电路结构及工作原理的电路结构及工作原理 普通型普通型GAL器件器件GAL16V8含有含有

44、：8个输入缓冲器个输入缓冲器 8个输出缓冲器个输出缓冲器 8个反馈输入缓冲器个反馈输入缓冲器 8个输出逻辑宏单元个输出逻辑宏单元 与门阵列与门阵列(与门阵列由与门阵列由8 88 8个与门组成，共形成个与门组成，共形成6464个个 乘积项，每个与门有乘积项，每个与门有3232个输入端个输入端)GAL16V8的逻辑电路图如下页所示：的逻辑电路图如下页所示：104OLMCOLMCOLMCOLMC123456789191817161514131211GAL16V8 逻辑图105OLMC逻辑结构图CKOE来自与阵列来自与阵列PTMUX011110010010-11-0-10-001MUXFMMUUXXO

45、STQQDG1CKOEG2AC0AC0AC1(n)AC1(m)I/O(n)AC1(n)Vcc来自邻级来自邻级输出（输出（m）反馈反馈XOR(n)幻灯片11幻灯片8106SYN：同步控制字 1位，八个输出逻辑宏单元共用；AC0：结构控制字 1位，八个输出逻辑宏单元共用；AC1(n)：结构控制字 8位，每个输出逻辑宏单元一个；XOR(n)：极性控制字 8位，每个输出逻辑宏单元一个；PT：乘积项禁止控制字 64位，每个与门一个。GAL16V8的结构控制字的结构控制字 PT(乘积项乘积项)禁止位禁止位32 位位XOR(n)4 位位AC01位位结构控制结构控制AC1(n)8 位位SYN1位位XOR(n)

46、4 位位PT(乘积项乘积项)禁止位禁止位32 位位PT63PT31PT32PT0 82位位12 13 14 1516 17 18 1912 19107结构控制字及其功能结构控制字及其功能：（1）同步位同步位SYN 确定确定GAL器件的输出模式：当器件的输出模式：当SYN=0 时，器件具有时，器件具有寄存器型寄存器型 输出能力；输出能力；当当SYN=1 时，器件具有时，器件具有纯组合型纯组合型 输出能力。输出能力。（2）结构控制位）结构控制位AC0 这一位对于这一位对于8个个OLMC是是公共的公共的，它与，它与OLMC各自的各自的AC1(n)配合，控制各配合，控制各个多路开关。个多路开关。（3）

47、结构控制位）结构控制位AC1(n)共有共有8位，每个位，每个OLMC(n)有有单独的单独的 AC1(n)。对。对GAL16V8来说，来说，n 为为 1219。（4）极性控制位）极性控制位XOR(n)用于控制输出信号的用于控制输出信号的极性极性。当。当XOR(n)=0 时，输出信号低有效；时，输出信号低有效；当当XOR(n)=1 时，输出信号高有效。时，输出信号高有效。（5）乘积项禁止位）乘积项禁止位PT 共共64位，分别控制与门阵列中的位，分别控制与门阵列中的64 个乘积项，以便屏蔽某些不用的乘积项。个乘积项，以便屏蔽某些不用的乘积项。108高有效高有效 0 1 0 11脚为脚为CK，11为为

48、OE低有效低有效寄存器型寄存器型输出输出 0 1 0 0高有效高有效 0 1 1 11脚为脚为CK，11为为OE，至少另有一个至少另有一个OLMC是寄存器型输出是寄存器型输出低有效低有效寄存器型寄存器型组合输出组合输出 0 1 1 0高有效高有效 1 1 1 11脚和脚和11为数据输入，为数据输入，三态门的选通信号是第三态门的选通信号是第一乘积项一乘积项低有效低有效选通选通组合输出组合输出 1 1 1 0高有效高有效 1 0 0 11脚和脚和11为数据输入，为数据输入，三态门总是选通三态门总是选通低有效低有效专用专用组合输出组合输出 1 0 0 01脚和脚和11为数据输入，为数据输入，三态门禁

49、止三态门禁止专用输入模式专用输入模式 1 0 1 备备 注注输出极性输出极性配配 置置 功功 能能SYN AC0 AC1(n)XOR(n)OLMC 的的 配配 置置 控控 制制幻灯片11幻灯片15幻灯片5109 通用阵列逻辑通用阵列逻辑（GAL）GAL的的3 3种工作模式种工作模式GAL器件器件寄存器模式寄存器模式复合模式复合模式简单模式简单模式返回 OLMC中除了包含或门阵列和D触发器之外，还有了4个多路选择器（MUX），其中4选1 TSMUX用来选择输出方式和输出极性，2选1 OMUX用来选择输出信号，4选1 FMUX用来选择反馈信号。110寄存器型输出010功 能AC1(n)AC0SYN

50、低有效高有效01输出极性XOR(n)此时，引脚1为CK，引脚11为OE来自与阵列CKCKOEOEI/O(n)XOR(n)来自邻级输出(m)NC反馈OLMC(n)DQQNC寄存器输出结构寄存器输出结构 1寄存器模式寄存器模式 111寄存器型组合输出110功 能AC1(n)AC0SYN低有效高有效01输出极性XOR(n)此时，CK和OE 无任何逻辑功能 注意注意：AC0、AC1（n）决定这一级OLMC为组合输出，此时GAL器件中至少有一个OLMC是寄存器输出。来自与阵列CKCK OEOEI/O(n)来自邻级输出(m)NC反馈OLMC(n)XOR(n)寄存器模式组合输出双向口结构寄存器模式组合输出双