模拟集成电路设计基础62MOS电流源及CMOS运算放大器.ppt

1、 6.1 引 言 v 随着微电子技术和计算机技术的发展，数字化已成为信号处理的主流技术，显示出越来越多的优越性。那么，是否模拟信号处理从此变成无用的技术而被数字技术全部代替了呢?事实并不是这样的，模拟技术在某些领域反而“热”了起来，这是因为：v 自然界的物理量绝大部分都是以模拟量的形式呈现的，如电、磁、光、声音、温度、压力、流量、速度、加速度等，在强度和时间上都具有“连续”的特性。v 数字处理之前，必须将模拟信号数字化，即经过模/数(A/D)变换，将幅度和时间上连续的信号变成幅度上和时间上均为离散的信号。v 但经过数字处理以后的信号有时还需D/A变换器还原为模拟信号。因此，在一个大系统中，模拟

2、信号处理和数字信号处理是并存的，只是占据的比例有所不同而已。典型的信号处理系统框图如图 6-1 所示。图 6-1 典型的信号处理系统框图 预处理(滤波、模/数转换)模拟信号输入数字处理器(微处理器)后处理(数/模转换和滤波)模拟信号输出控制数字模拟模拟v 在信号处理和传输中，可能混入噪声和干扰，那么低噪声放大、弱信号放大、预滤波等技术往往是必不可少的。v 在宽带、高速信号处理中，特别是光信号处理与传输以及射频信号处理等领域中，数字化困难较大，所以模拟处理方法更为常用，这也是当前为什么模拟电路又“兴旺”起来的原因之一。v 随着微电子技术的发展，数字处理和模拟处理往往融为一体，数模混合的片上系统“

3、SOC”必将得到进一步发展。6.2 MOS电流源及CMOS运算放大器v 6.2.1 MOS电流源 v 1.基本电流镜及比例电流源 v 1)工作原理 v 电流源可作为集成电路偏置和有源负载，也可作为运算单元，是十分重要的单元电路。基本电流镜及比例电流源电路如图 6-2 所示。图 6-2 基本电流镜及比例电流源 UDDIrRrV0V1V2Io1Io211A:v 图中V0支路为参考支路，其漏极与栅极短接，一旦电源电压加入，就可供给UGS1及参考电流Ir。V1管与V0管宽长比相同(1 1)，V2管与V0 管宽长比为A,且0022/LWLWA(6-1)根据MOS管的电流方程)1()(22DSTHGSox

4、nDUUULWCI(6-2)v 由于各MOS管的工艺参数相同(n、Cox相同，UTH相同)，栅源电压也相同，所以0100111111/DSDSrDroUULWLWIIII(6-3)如果UDS1UDS0，或沟道调制效应很弱，那么01AU1/00111LWLWIIro(6-4)v 如果UDS1UDS0，且沟道调制效应严重，则ID1Ir，电流源会产生很大误差。v 又有AUULWLWIIIIDSDSrDro0200222211/(6-5)实现了比例电流源的功能。同样，大，UDS2UDS0，也会产生误差。该电路的输出电阻Ro为DDADSoIIUrR1(6-6)v 2)设计举例v 已知下列条件：vIr=1

5、0A,Io1=5 A,Io2=20,电源电压UDD=3.3 V;v已知KN=nCox=17/V2,UTH=0.9 V;v1 m工艺。v 试设计一个如图 6-2 所示的恒流源电路。表 6-1 各MOS管的尺寸 v 2.共源-共栅电流源 v 为了增大电流源的输出电阻，减小沟道调制效应的影响，可采用共源-共栅电流源，如图 6-3 所示。图 6-3 共源-共栅电流源 UDDIrefV0V3IoV1V2yxPUGS0 Uxv 该电路相当于两个镜像电流源串联。该电路的输出电阻增大很容易理解，因为V2管构成V3管的串联电流负反馈，使输出电阻大为增加。该电路也可消除沟道调制效应引起的误差。如果保证 1203/

6、LWLWLWLWv那么，UGS0=UGS3，则有v Uy=-UGS3+UGS0+UGS1=UGS1=Ux (6-7)v 即v Uy=UDS2=UDS1=Ux (6-8)v 故沟道调制效应的影响可以忽略，所以121212)/()/(11)/()/(LWLWUULWLWIIDSDSro(6-9)v 6.2.2 CMOS运算放大器v 1.MOS管有源负载放大器 v 为了增大增益，避免集成电路制造大电阻，往往采用有源负载。由于NMOS管的性能优于PMOS管，所以放大管都用NMOS，而负载管可用增强型NMOS管、耗尽型NMOS管和PMOS管，后者构成互补型CMOS放大器。差分放大器有其独特的优点，所以有

7、源负载CMOS差分放大器是一种极为重要的电路，我们将对其进行详细分析。v 表6-2 给出了5种有源负载MOS管放大器。表 6 -2 有源负载MOS管放大器单元电路 类型电路与指标电路等效电路电压增益特点 因为 Ro2小，所以|Au|小(10)增益可达几十倍增益可达1000倍左右增益可达1000倍左右增益为正，且小于121222m1m2o1ds1m)/()/()1(1 )1()/(LWLWggRrgAu0.3)0.1 ()(m2m2B222m1m2o1ds1mggggRrgAu式中)/(2ds1ds1mrrgAuid2ds1ds1m2ds1dsD1o2ds1ds1m)/(22 )/(2 )/(U

8、rrgrrIUrrgAu11mB1m1m 11 gggAu2ds2mB2m2o/1/1 rggRi1mUgrds1Ro2i1mUgrds1Ro2i1mUgrds1Ro22ds2mB2o/1 rgRRo2 rds2)/)(2ds4ds2D1DorrIIUrds1rds21DI2DIoIoU)(oi1mUUgrds1rds21mB1gE/E电路E/D电路CMOS电路差分电路有源负载共漏电路ui放大管V1V2负载管UDDuoRo2uiV1V2UDDuoRo2uiV1V2UDDuoRo2UGGuiV1V2UDDuoUGG放大管V0UGGuidV1V2uoV3V4UDD USS()v 第一种电路(E/E

9、电路)的特点是放大管和负载管均为增强型NMOS，负载管V2栅漏相接，并接至电源UDD，衬底B2接地，衬底与源极不等电位，所以必须考虑V2管的背栅效应(gmB2)。计算负载管输出电阻Ro2的等效电路如图 6-4(b)所示。图 6-4 E/E电路有源负载Ro2及其等效电路 (a)负载管电路；(b)Ro2的等效电路；(c)整个E/E电路求 的等效电路；(d)交流负载线oUV2Ro2(a)oUGS2m2UgBS2mB2Ugrds2Ro3oU(b)GS1m1Ug(c)rds1Ro2oU(d)O交流负载线id1uDS1v由图可见：oBSoGSUUUU22(6-10)gm2为V2管的栅极跨导。可见，负载管电

10、流电压关系就是转移特性，如图 6-4(d)所示。等效负载2222221/1/1/1mBmdsmBmoggrggR(6-11a)v 是很小的，所以，这种电路的增益也是很小的。由图 6-4(c)等效电路可得增益为222/1dsmBorgR(6-11b)第二种电路(E/D电路)的负载管V2为耗尽型NMOS，栅源相连，,所以有02GSU(6-12a)22121211)/(mBmmomodsmiougggRgRrgUUAv 可见，负载管Ro2表现为uDS2与iD2的关系，其交流负载线如图 6-5所示。由于E/D电路负载管等效负载大于E/E电路负载管等效负载，所以，E/D电路电压增益也大于E/E电路。)/

11、1()/(1121211)/(dsdsmBmodsmioDEurrggRrgUUA(6-12b)图 6-5 耗尽型NMOS负载管 (a)负载管电路；(b)交流负载线V2GS2UoU0OuDS1id1交流负载线(a)(b)v 第 三 种 电 路(C M O S 电 路)由C M O S 管 构 成。V2管 为PMOS，,故v Ro2=rds2(6-13)v 可见，Ro2(CMOS)Ro2(E/D)Ro2(E/E),CMOS电路的电压增益是最大的。0,022GSBSUUv 第4种电路(差分电路)是有源负载差分放大器，PMOS管构成镜像电流源作为差分对管V1、V2的漏极负载。因为输出电流121242

12、DDDDDLIIIIII故该电路单端输出的增益和双端输出相同。v 2.CMOS差动放大器 v CMOS差动放大器电路如图 6-6 所示。图 6-6 CMOS差动放大器 V3V1V6RrUG1ID1V4V2ID2ID4UG2ILV5ISSUSSUDDUoRLIr1A:v 该电路中，V1、V2组成差动对管，V3、V4组成镜像电流源作为差动对管的有源负载，V5、V6组成比例电流源供给偏置电流。电路为单端输出，输出电流IL等于ID4-ID2。NMOS管V1和V2,V5和V6完全匹配，(W/L)5=A(W/L)6。v 1)静态输出电流ILQ为0v 由图可见：v ISS=AIr v ID1Q=ID2Q=v

13、 ID4Q=ID3Q=ID1Q v ILQ=ID4-ID2=02SSIv2)差模增益Aud)/(24121LdsdsmiioudRrrgUUUA(6-15)式中，gm1为差分对管V1(或V2)的跨导，rds4为V4的输出电阻，rds2为V2的输出电阻，RL为负载电阻。111212NDIQGSDmmIUIgg(6-16)v式中，N1为NMOS管V1的导电因子，且DQQDQDAdsDQQDQDAdsoxnNIIIUrIIIUrLWC11114444222211(6-17)(6-18)(6-19)v(1)若rds4rds2RL,则LDQoxnLNDQudRILWCRIA221(6-20)(2)若rd

14、s4rds2RL,则 DQNDQNudIIA212142(6-21)v 3.CMOS运算放大器 v 单级有源负载差动放大器的增益一般可达几十到几百倍左右。但作为运算放大器，这个增益是不够的，因此还需要多级级联。v 1)两级CMOS运算放大器v (1)电路。两级CMOS运算放大器的基本结构如图 6-7 所示。图 6-7 两级CMOS运放 V9V3UrID3ID1V1V4UiID4ID2V2V5UDD相位补偿CcAUoISSV8V7V6USSv (2)设计举例。电路如图 6-7，已知:KN=nCox=25 A/V2，KP=pCox=12.5 A/V2，v Cc=5 pF，功耗Pm10 mW，UDD

15、=9 V，v N=0.01-1,P=0.015 V-2,UTH=1V。v 图 6-8 压摆率计算 UoCcIo1v 由图 6-7 可见，加了密勒补偿Cc后，由于密勒等效电容对带宽的影响远大于MOS管极间电容的影响，所以，MOS管极间电容的影响可以忽略不计，那么该电路的高频小信号等效电路如图 6-9 所示。图 6-9 高频小信号等效电路 gm1U1Ro1U1gm5U1CcRo2Uov 用密勒等效原理作单向化近似如图6-10所示，其中密勒等效电容Cm为v Cm(gm 5Ro 2)Cc (6-24)v 显然Cm引入的是整个电路的主极点，也就决定了整个电路的单位增益带宽。图 6-10 单向化模型 gm

16、1Ro1UiRo1U1gm5U1CmRo2UoCcv 设Cm引入主极点，则根据图 6-10,输出电压Uo(j)为)()(125jURgjUomo(6-25)该式忽略了输出回路时常数的影响。111111)()(omiomRCjjURgjU(6-26)v所以 1215111)()(omoommiouRCjRRggjUjUA(6-27)单位增益 1)(1212121omGBoommuRCRRggA(6-28)代入Cm=(gm5Ro2)Cc得cmGBCg1(6-29)v式中，gm1为差分对管跨导QDNQDoxnmILWKILWCg11111122题目要求 GB=2GB=23 MHz 代入(6-29)式

17、，算出V1、V2的宽长比为55.3105025102109)2(102526612224221DIQNGBcIKCLWLW (6-30)表 6-3 两级运算放大器设计 v 图 6-11 给出了该电路的Pspice仿真结果，仿真时各管尺寸有所调整，特别是频率响应比计算值要差得多，这是因为计算时忽略了许多因素的缘故，如所有MOS电容引起的极点都未在计算之中。图 6-11 两级CMOS运算放大器的仿真结果 (a)Pspice仿真电路；(b)小信号放大；(c)大信号限幅状态；(d)频率响应9UdcV51.268 mW243.9 A0AV340.12 AV40AV50A83.24 A6.401 V6.4

18、01 VC16.207 V40.12 AV20AV10A6.401 VMbreakN4.000 V0A60.01 V0 Udc0AV30W0AV84 Udc80.40 A80.24 A0AV700V0AV10W4 UdcMbreakN0AV683.24 AMbreakN0A9.000 V40.12 A(a)V9V440.12 A40.12 A40.12 A图 6-11 两级CMOS运算放大器的仿真结果 (a)Pspice仿真电路；(b)小信号放大；(c)大信号限幅状态；(d)频率响应图 6-11 两级CMOS运算放大器的仿真结果 (a)Pspice仿真电路；(b)小信号放大；(c)大信号限幅状

19、态；(d)频率响应图 6-11 两级CMOS运算放大器的仿真结果 (a)Pspice仿真电路；(b)小信号放大；(c)大信号限幅状态；(d)频率响应v 2)共源-共栅两级运算放大器v 共源-共栅运算放大器电路如图 6-12 所示。该电路第二级采用共源-共栅放大器；V6为第二级放大管，接成共源组态；V8作为V6的负载，接成共栅组态。由于共栅组态输入阻抗很低(1/gm8)，故可减小共源的密勒等效电容，从而使频带展宽。V9、V7为V6、V8的有源负载管。整个电路采用串联连接，有助于提高输出电阻。图 6-7 和图 6-12 所示电路都是高阻抗输出，即输出量相当于电流，输入是电压(Ui1-Ui2)，所以

20、属跨导放大器，即OTA电路，是一种电流模电路。图 6-12 具有共源-共栅级的运算放大器 V3V1U2R biasUDDV5V4V2U1USSV11V10V7V9UGC9V8UGC8V6V12CcUov 3.低阻输出的运算放大器 v 图 6-13 给出一种具有互补跟随输出级的运算放大器，其输出级由NMOS管(V8)和PMOS管(V9)组成，输出负载接两管的源极，所以输出电阻很小(1/gm)，带负载能力较强。图 6-13 具有互补跟随输出级的CMOS运算放大器 V3V1U2IbiasUDDV4V2U1USSV11V12V5RzCcUSSUDDV10V7ABUSSUDDV6V8V9RLCLUo6.

21、3 D/A 转 换 器 v D/A转换器即数/模转换器(Digital to Analog Converter),其任务是将数字量转换为模拟量。D/A转换器广泛用于信号处理中，如数字存储示波器的示波管显示器、增益控制、精密衰减器，精密数控电源，直接数字频率合成器等等。v D/A转换器的类型很多，其分类如图 6-14 所示。D/A转换器有电阻网络型、电容网络型，也有综合两者的电阻电容混合型，以及晶体管网络型。这些D/A转换器有并行的，也有串行的。下面对D/A转换器的原理、技术指标以及电路作以简单介绍。图 6-14 D/A转换器的分类 电阻串(Resistor String)串行电荷再分配并行电荷

22、再分配电容网络型电阻网络型开关电容电流镜晶体管网络型D/A转换器电阻电容混合型v 6.3.1 D/A转换器原理及技术指标v 1.D/A转换器的原理及输入输出特性 v D/A转换器的原理框图如图 6-15 所示。其中，b1bN为N位数字量输入，Uref为参考电压。那么，输出模拟量Uo为v Uo=KDUref (6-34)图 6-15 D/A转换器的原理图参考电压比例网络输出放大器UrefDUrefUo KDUref二进制开关b1b2b3bNv式中K为比例因子，D为 iiNirefdiiNiNNbKUUbbbbD2222211221故(6-35)(6-36)v 图 6-16 给出三位(3 bit)

23、D/A的输入输出特性。图中横坐标代表输入数字量，纵坐标代表输出模拟量。图中设K=1。图 6-16 D/A转换器输入输出理想特性000 001010 011 100101 110 1110FS数字输入代码1LSB理想模拟输出D/A输出FS81FS82FS83FS84FS85FS86FS87模拟输出值v 2.D/A转换器的主要技术指标 v 1)代表精度的指标位数(bit数)分辨率v 从D/A转换特性看，当输入数字量最低位变化时，对应的模拟量跳一个台阶，且NredULSBU21(6-37)v 若Uref=5 V,N=8，则每个台阶对应的电压值为mVLSBU53.1925651由此可见，位数越高，台阶

24、越密，越接近于理想特性。位数越高，可分辨的电压值也越小，所以位数越大，也代表分辨率越高。分辨率越高，转换误差就越小。v 2)代表速度的指标转换时间时钟频率v 这是一个动态特性指标，它反映了对输入数字信号变化的响应速度，主要参数是建立时间，即从数字信号输入D/A转换器起，到输出电压(或电流)达到稳态值所需要的时间，该时间决定了D/A转换器的转换速度。实际上，D/A转换要按时钟节拍工作。转换速度越快，允许的时钟频率越高。因此，通常也用最高时钟频率来表达D/A转换器的工作速度。v 3)其它静态误差v 所谓静态误差，是与时间无关，反映静态工作时实际模拟输出接近理想模拟输出的程度。通常有失调误差、增益误

25、差、非线性误差等。v 失调误差是由运算放大器零点漂移产生的，与数字量无关。其定义为：输入为0时，输出模拟量的偏移值。可通过调节运算放大器的零点来减小失调误差。图 6-17 D/A转换器非线性误差示意图 000 001010 011 100101 110 1110FS数字输入代码非线性FS81FS82FS83FS84FS85FS86FS87模拟输出值理想特性v 6.3.2 D/A转换器电路举例 v D/A转换器的电路形式很多，并行式的有权电阻网络D/A、权电流网络D/A、倒置R-2R 梯形网络D/A、权电容网络D/A、权电阻-电容混合网络D/A、开关树D/A等，串行式的有电荷再分配D/A、算法D

26、/A等等。这里仅介绍几种常用的D/A,并以开关树D/A 为例，介绍其电路设计和版图设计。v 1.例置R-2R梯形D/A转换器 v 1)电路v 倒置R-2R梯形D/A转换器电路如图 6-18 所示。该电路的优点是电阻类型少，只有R和2R两种，减少了实现的困难。图 6-18 倒置R-2R梯形D/A转换器R2RI1S1UrefR2RI2S22RI3S32RINSN2RIoQUoRFv 2)原理 v 由图 6-18 可见，输出电压Uo为v Uo=-RF Io (6-38)v 而Io视开关S1SN的状态而定。S表示数字量控制开关，当数字量为“0”时，开关接地，电流不流入运放;只有当数字量为“1”时，开关

27、接到运算放大器的虚地点，其电流才流入运放而产生输出。v 由图可见，各电流关系为v I1=2I2=22I3=2N-1IN (6-39)v流入运放总电流为iiNiredNNrediNiobRUbbbRUII222202211(6-40)v模拟量输出为 iiNiredFFoobURRRIU20若N=3,且数字字(即数字输入代码)为“110”，RF=R,那么 redredoUUU86804121v 3)开关电路v 如图 6-19 所示，数字字b1bN通过两级非门构成的分相电路变成bi和bi，然后分别去控制两个传输门构成的开关。当b1=“1”，b1=“0”时，传输门导通，将Si接到虚地点Q。反之，当b1

28、=“0”,b1=“1”时，传输门导通，截止，将Si接到地。图 6 19 D/A转换器的开关电路Sib1Q1b分相电路b1b11bb2b22bbNbNNbv 2.权电容D/A转换器 v 1)电路v 权电容D/A转换器的电路如图 6-20 所示。该电路由电容网络与一组开关组成，并由两相时钟控制(见图 6-21)。图 6-20 权电容D/A转换器11 2NC终端电容1 2NC2 bN2Nb12 2NC2 bN121 Nb12C2 b222b12 b121b1CUrefUoA图 6 21 两相时钟控制12v 2)原理v (1)当1=“1”时，终端电容被短路，其它电容下端均接地，处于全放电状态，所有电容

29、电荷为0。称此阶段为“复位期”。v (2)当1=“0”时，电路进入工作期，有两种情况：v 2=“0”，所有受2控制的开关打开，电容下端悬空，Uo=0。v 2=“1”，则:v 若bi=“1”，bi=“0”,则受2bi控制的开关闭合，相应的电容下端被接到参考电压Uref。v 若bi=“0”，bi=“1”,则受2bi控制的开关闭合，相应的电容下端被接地。图 6-22 电容分压等效电路 UrefUoCeq(2C Ceq)v (3)等效电路。根据上述分析，可以画出电容分压的等效电路如图 6-22 所示。v 图中Ceq代表对应bi=“1”被接到参考电压Uref的电容之和，2C代表电路中所有电容之和，那么(

30、2C-Ceq)代表对应bi=“0”即接地电容之和。根据串联电容上电荷相等的原理，有v UQ(2C-Ceq)=(Uref-UA)Ceq (6-42)refeqQoUCCUU2(6-43)v其中 iiNiNNNNeqbCbbbCCbCbCbCbC22222222212212321(6-4)故 iiNirefobUU21(6-45)v 3)开关电路v受2控制的开关电路如图 6-23 所示。图 6-23 权电容D/A转换器中的开关 Urefbi2bi22ACUoib2ibv 3.电阻-电容混合网络D/A转换器 v 电阻-电容混合网络D/A转换器电路的高 4 位用电阻串网络，低 8 位用权容阻网络，总共

31、为12位D/A转换器，其电路如图 6-24 所示。图 6-24 电阻-电容混合网络D/A转换器 R1R2R3M4Uref1 2MRSASK M,ASK M,BSBMR2CK1 2KCSK M1,ASK M1,BCK12 2KCSM 2,AC22CC1SM 2,BSM 1,ASM 1,BBA1 2KCCUoSFv 4.开关树D/A转换器 v 1)电路 v 用2N个电阻串和开关树组成的D/A转换器电路如图 6-25 所示。该电路电阻数为2N个，其中N为位数。这种电路中所有的电阻均相同，开关也相同，实现起来比较容易，但电阻多，开关也多，所占硅片面积比较大，而且转换器对寄生电容敏感，导致信号延迟，如果

32、电阻值不一致或开关非理想，将造成D/A转换误差。图 6-25 电阻串和开关树构成的D/A转换器 (a)电路；(b)输入输出特性R8R7R6R5AR4R3R2R1BS3CUob3b2b1 Uref1b2b3bS1S1S1S1S2S21S1S1S1S2S2S3S(a)图 6-25 电阻串和开关树构成的D/A转换器 (a)电路；(b)输入输出特性000 001010 011100 101 1101110Uref输入8refUUo82refU83refU84refU85refU86refU87refU(b)v 2)原理v (1)分压定标。该电路共有2N个电阻，且所有电阻相等，电阻串对参考电压Uref分

33、压。对第i个电阻分割点的电压Ui为iUiRRUUNrefNrefi22(6-46)到底是哪个电阻分割点的电压输出，则由开关树决定。v (2)开 关 控 制。例 如，3 位D/A(N=3)，对应一定的数字量,各开关状态与分割点电压如表 6-4 所示。表 6-4 3位D/A对应的开关状态与分割点电压 v 3)开关电路 v 开关电路如图 6-26 所示。开关工作情况如表 6-4 所列。表 6-4 开关电路的开关工作情况 图 6-26 开关电路 S3A(输入)B(输入)C(输出)b33S3bv 4)变更了的电阻串电路 v 如果将电阻串电路改为图 6-27(a)所示的形式，则D/A转换原理相同，只不过传

34、输特性向上偏移了一个位置，如图 6-27(b)所示。对于电阻串第i个分割点，其电压为)5.0(2iUUNrefi(6-47)图 6-27 另一种电阻串电路 (a)电路；(b)输入输出特性R8R7R6R5R4R3R2R1Uob3b2b1 Uref1b2b3bR12(a)图 6-27 另一种电阻串电路 (a)电路；(b)输入输出特性000 001010 011100 101 1101110Uref输入8refUUo82refU83refU84refU85refU86refU87refU(b)v 5.设计举例及计算机仿真 v 图 6-28 给出一个 6 位开关树D/A转换器，采用CMOS工艺，用or

35、CAD对该电路进行功能仿真，利用子电路打包。其中，CMOS传输门开关模块如图 6-29(a)所示，展开后的电路如图 6-29(b)所示，图(b)中的反相器模块如图 6-29(c)所示。v 运算放大器模块如图 6-30(a)、(b)所示。图 6-28 一个6位开关树D/A转换器switch_28switchABCdb1switch_51switchABCdb1b1switch_32switchABCdswitch_52switchABCdR6100switch_8switchABCdb1b5R9100R40100switch_34switchABCdb2R36100b1R27100R8100sw

36、itch_35switchABCdR45100R64100R50100R19100switch_12switchABCdswitch_2switchABCdb1R29100R1100b3R12100b1switch_7switchABCdb2switch_22switchABCdswitch_37switchABCdb1b2switch_17switchABCdb2b1b2b1b1R31100R20100b2switch_46switchABCdb1b3b5switch_25switchABCdswitch_21switchABCdS1DSTM4Implementation=4switch_2

37、4switchABCdswitch_3switchABCdR18100S1DSTM6Implementation=6switch_62switchABCdR55100switch_14switchABCdb3b1R21100R23100R26100switch_18switchABCdb1b1R61100R42100b2b1R56100switchswitchABCdswitch_45switchABCdswitch_40switchABCdb1switch_1switchABCdswitch_59switchABCdR49100R44100switch_41switchABCdR2100Vr

38、efR3100switch_49switchABCdswitch_10switchABCdR22100switch_42switchABCdb1R7100b1b3b1b4b2R30100b6b2R10100R41100b3switch_48switchABCdR47100b1b1b2switch_53switchABCdb1b1R35100b4switch_16switchABCdb4R57100S1DSTM1Implementation=1b1b3R60100R48100switch_39switchABCdswitch_31switchABCdswitch_11switchABCdswit

39、ch_38switchABCdR53100b1R63100R4100R32100R39100switch_56switchABCdswitch_26switchABCdswitch_43switchABCdswitch_36switchABCdb3switch_57switchABCdb5R33100switch_47switchABCd0switch_4switchABCdswitch_54switchABCdb1R46100Vswitch_44switchABCdswitch_50switchABCdb2R15100b4R28100switch_33switchABCdR141000b2R

40、17100R51100b1switch_61switchABCdampAMPAinAoutVrefswitch_60switchABCdb1switch_5switchABCdswitch_15switchABCdb1R58100switch_55switchABCdswitch_6switchABCdb1R34100b2S1DSTM3Implementation=3R37100switch_13switchABCdb2R54100R16100switch_30switchABCdswitch_27switchABCdb2switch_9switchABCdR43100switch_23swi

41、tchABCdb2R38100R52100R5100R13100switch_20switchABCdb2b1switch_58switchABCdb4S1DSTM5Implementation=5b1b3R11100R25100b3b6R59100V15VR24100R62100switch_29switchABCdS1DSTM2Implementation=2switch_19switchABCd 开 关 模 块(如 图 6-29(a)运 放 模 块(如 图 6-30(a)UDD5 VUDD 图 6-29 开关电路 (a)CMOS传输门开关模块；(b)展开电路；(c)反相器模块switch

42、_32ABswitchb2DC(a)(c)U35 V0V6MbreakPoutinV5MbreakN0 图 6-29 开关电路 (a)CMOS传输门开关模块；(b)展开电路；(c)反相器模块MbreakNV1V2MbreakPBDMbreakNnotinoutV3V4MbreakPAnotCU25 V0(b)图 6-30 运算放大器模块及电路 (a)模块；(b)电路V9V8RGSAinV11V12USSV7V10V13AoutUDDRGGU4U515 V015 VUSSUDD(b)(a)AMPAinAoutv 用orCAD对图 6-28 电路进行仿真，得到图 6-31 的输出波形和图 6-32

43、 的输出波形。其中图 6-31 是不加输出运算放大器的波形，图 6-32 是加了运算放大器的仿真波形。由于运算放大器的影响使误差加大，台阶边沿也变差。v 图 6-33 给出输出缓冲级的仿真频率响应，其上限频率为40 MHz左右。v 图6-34(b)为开关树中一对开关的版图。图 6-31 不加输出缓冲级(闭环增益为1的运算放大器)的仿真输出波形图 6-32 加入运算放大器缓冲级后的仿真输出波形图 6-33 输出缓冲级的频率响应图 6-34 CMOS电阻串开关树D/A中一对CMOS开关的版图设计 (对应图6-29(b)电路)(a)一层金属布线；(b)二层金属布线 金属N阱N 掺杂区bVbV2接触孔

44、P 掺杂区GNDN 掺杂区P 掺杂区UCC有源区Uc多晶GNDP 掺杂区有源区通孔V2VbbN阱金属1N 掺杂区多晶N 掺杂区金属2P 掺杂区(a)(b)UcUCCv 图 6-35 还给出另一个3位开关树D/A转换器的版图设计，其开关为单管NMOS，电阻用多晶硅条制作，可供读者参考。图 6-35 3位NMOS开关树电阻串D/A转换器的版图 6.4 A/D 转 换 器 v 6.4.1 A/D转换器的原理、指标及特性v 1.A/D转换器的原理及特性 v A/D转换器(Analog to Digital Converter)的功能是将模拟量转换为数字量，是数字化过程的第一步，也是数字化的必经之路。v

45、 数字化过程一般包括以下三个步骤：v 取样保持(S/H)：主要是获取模拟信号某一时刻的样品，并在一定时间内保持这个样品值不变。v 量化：将取得的样品值量化为用“0”、“1”表示的数字量。v 编码：将量化后的数字量按一定规则编码成数据流，以便进一步存储与处理。v 图 6-36给出一个A/D变换的原理框图，在这个框图中，量化器就是一系列加不同参考电平的电压比较器，当输入电压 高于该比较器的参考电平Uref时，比较器输出的数字量为“1”；低于参考电平Uref时，输出为“0”。v 图 6-37 给出一个3位A/D转换器的转换特性。iU图 6-36 A/D转换器的原理框图 图 6-37 3位A/D转换器

46、的转换特性0000010100111001011101110FS归一化模拟输入1LSB转换理想FS81FS83FS85FS87输出数字码FS41FS21FS4381418321854387理想量化模拟输入理想转换特性标称量化值(LSB)21v 2.A/D转换器的主要指标 v (1)分辨率，即“位数”(bit数A/D数字化的字长)。这是一个表达精度的指标。如果A/D转换器的满刻度输入为UFSR，位数为N，则12221222QeQNFSBQUULSBUU量化电平 量化误差 量化噪声方差 (6-48a)(6-48b)(6-48c)v 分析指出，分辨率每提高一位，量化信噪比将提高 6.02 dB。v

47、(2)采样率，即最高时钟频率，这是一个表达A/D转换器转换速度的指标。v (3)其它静态特性指标还有失调误差、增益误差、非线性误差(积分非线性、微分非线性)等，其意义与D/A转换器的静态误差相同。v 6.4.2 A/D转换器的分类及应用 v A/D转换器的类型很多，有高速并行Flash A/D，有速度与精度折中较好的流水线A/D，有分辨率很高的适合语音处理的-A/D，有适用于数字电压表的双斜率积分式A/D，也有适用范围很广的逐次比较式A/D等等，如图 6-38 所示。图 6-38 A/D转换器类型 双斜率阶梯型逐次逼近A/D积分型利用D/A转换器算法A/DA/D转换器-A/D并行A/DFlas

48、h流水线A/D 图 6-39 A/D应用领域与分辨率、转换速度的关系 024681012141618202210010110210310410510610710810910101 s100 ms10 ms1 ms100s10 s1 s100 ns10 ns 1 ns100ps转换率/转换时间分辨率/比特过程控制图像处理数字万用表音频，语音段高保质音频雷达瞬态记录v A/D转换器在数字化过程中是必需的，在各种不同的应用中，对于其速度与精度的要求也各不相同。图 6-39 给出各种应用领域对A/D分辨率及转换速度的要求范围，可供读者参考。v 6.4.3 A/D转换器电路举例v 1.逐次比较型A/D转

49、换器 v 逐次比较型A/D转换器是一种低成本，分辨率和速度都比较好的A/D转换器，因此应用十分广泛。例如用CMOS工艺实现的 12 bit、3 s AD7672就是较好的逐次比较型A/D 转换器。该A/D转换器的原理框图如图 6-40 所示。其工作过程介绍如下。图 6-40 逐次比较型A/D转换器 C逐次逼近寄存器SAR高分辨率比较器S/HUi模拟输出控制与定时高速D/A转换命令转换完成信号数字输出*iUv 电路收到转换命令后，首先将逐次逼近寄存器置“0”(清零)。当第一个时钟脉冲到来时，逻辑控制电路先将逐次逼近寄存器最高位(Dn-1)置“1”，其它位置“0”，经过D/A转换器重新转换为模拟电

50、压Uo(相当于UFSR/2)，然后将此电压回送到比较器，与输入信号Ui比较。若v UoUi 数字输出最高位改为“0”(6-49)v 第二个时钟脉冲到来时，逻辑控制电路将寄存器次高位置“1”，并与最高位一起送到D/A转换器，将 其输出电压Uo 与Ui再次比较。若v Uo Ui 数字输出次高位改为“0”(6-50)图 6-41 逐次比较、逐次逼近A/D转换过程 0123456789104080120160200mV128192160176168164162163163Ui数字输出 10100011节拍脉冲数v 2.闪电式(Flash)A/D转换器 v 闪电式A/D转换器是一种速度最高的A/D转换器