配套课件-微机接口技术.ppt

1、第1章 微机系统与接口技术概述 1.1 微型计算机系统结构 1.2 微机接口技术概述 1.3 微机系统的I/O通道与总线概述 本章学习目标 微机计算机系统组成结构微机系统中接口电路的组成与作用微机系统I/O通道与总线的类型和功能了解现代微型计算机系统的基本组成返回本章首页返回本章首页1.1 微型计算机系统结构 1.1.1 微型计算机系统结构 1.1.2 中央处理器 1.1.3 存储器 1.1.4 I/O设备及其接口电路 1.1.5 总线 返回本章首页返回本章首页1.1.1 微型计算机系统结构 通用的微型计算机硬件系统是由中央处理器（CPU或MPU）、存储器、I/O（输入/输出）设备及其接口电路

2、组成（如图1.1所示）。图图1.1 微机系统结构示意图微机系统结构示意图返回本节返回本节 数据总线（DB）控制部线（CB）地址总线（AB）中央 处理器 CPU内存储器I/O 接口I/O 接口I/O 设备I/O 设备1.1.2 中央处理器 中央处理器（机）简称CPU，是用来实现运算和控制功能的部件。由运算器、控制器和寄存器三部分组成。CPU通过数据总线、地址总线和控制总线与其他部件之间进行联系。在PC系列微机中所使用的CPU主要有Intel系列、AMD系列、CY系列。返回本节返回本节1.1.3 存储器存储器是指微型计算机的内存储器。有随机存储器（RAM）和只读存储器（ROM）。ROM中的信息一般

3、只能读不能写，其容量一般为几KB到几MB。如BIOS。而RAM则既可以读出信息，又可以写入信息。通常作为微机系统的主存储器，其容量从早期的几十KB到现在的高达几GB。返回本节返回本节1.1.4 I/O设备及其接口电路 I/O设备的种类很多，有电子式、电磁式、机械式等，I/O接口电路的种类最基本的接口电路有8255可编程并行接口电路、8253可编程定时/计数器、8251可编程串行接口电路、8237直接存储器存取电路（DMA）、82380多功能接口电路以及现代微型计算机系统中的系统控制逻辑芯片等。返回本节返回本节 1.1.5 总线 总线按其传输的信号分为：1数据总线DB（Data Bus）数据总线

4、用于CPU与其他部件之间传送信息，具有三态控制功能，且是双向的。2地址总线AB（Address Bus）地址总线用于传送CPU要访问的存储单元或I/O接口的地址信号。3控制总线CB（Control Bus）控制总线是连接CPU的控制部件和内存、I/O设备等，用来控制内存和I/O设备的全部工作。总线又分为：（1）内部总线：）内部总线：由CPU送出的地址、数据、控制信号称为内部总线。（2）系统总线：）系统总线：由于负载和控制的需要，内部总线信号通过总线驱动器、地址锁存器或数据缓冲器以及总线控制器后，所形成的新的信号线称为系统总线。（3）外部总线：）外部总线：是微机系统相互之间或微机系统与其他电子系

5、统之间实现通讯连接的总线。返回本节返回本节1.2 微机接口技术概述 1.2.1 I/O接口概述 1.2.2 微机系统的I/O接口配置及I/O端口布局 返回本章首页返回本章首页1.2.1 I/O接口概述 介于主机和外设之间的一种缓冲电路称为I/O接口电路（1.2、1.3所示）。1I/O接口的功能及其组成（1）速度的不匹配。（2）信息格式的不匹配。（3）信息类型与信号电平的不匹配。（4）时序的不匹配。图图1.2 微处理机通过接口与外设交换信息微处理机通过接口与外设交换信息微处理机接口电路外部设备数控地据制址总总总线线线数据线数据线状态线DB CB AB 接口模块图 1.3 外部设备通过接口与系统的

6、连接外部输入或输出设备数据输入寄存器数据输出寄存器 控制寄存器状态寄存器地址择码器 2I/O接口的端口及其寻址方式 一个I/O端口总要包括若干个端口，如数据端口、命令端口、状态端口、方式端口、操作结果端口、地址索引端口等。I/O端口也必须进行编址以便能被主机访问。在微机系统中，对I/O接口的端口编址有两种方法：端口统一编址和端口独立编址。3I/O端口地址的译码如图1.4所示为IBM-PC系统板I/O地址译码电路。（1）固定式端口地址译码）固定式端口地址译码：所谓固定式端口地址译码是指接口中用到的端口地址不能更改。（2）可选式地址译码：）可选式地址译码：可选式地址译码常用的是开关式可选端口地址译

7、码。如图1.5所示为使用跳线开关选择I/O端口译码地址。图图1.4 IBM-PC系统板系统板I/O地址译码电路地址译码电路图图1.5 使用跳线开关选择使用跳线开关选择I/O口译码地址口译码地址74LS04AEN U3A3A4A5 74LS30A6A7&8250A9 U3 U15片选信号A8U2112 跳线 4开关6 8 4数据传输的控制方式（1）程序查询方式：）程序查询方式：由CPU主动通过I/O指令询问指定设备的当前状态。程序查询方式流程图如图1.6所示。（2）中断处理方式：）中断处理方式：由I/O设备主动提出服务请求（即中断申请）。（3）DMA控制方式：控制方式：DMA即直接存储器存取。可

8、以满足高速I/O设备与RAM进行数据传送的需要（如图1.7所示）。图图1.6 程序查询方式流程图程序查询方式流程图 N准备就绪？Y N 超时？Y Y Y 对接口进行控制与接口交换数据置正常标志值返回状态结束 置超时错标志 程序查询开始 读输入状态寄存器图图1.7 典型的典型的DMA传送流程图传送流程图返回本节返回本节数据传送结束否？DMA 结束CPU 响应 DMA 请求交出总线控制权外设通过 DMAC 向 CPU 提出 DMA 申请从端口地址中读取数据 将数据写到目标口修改地址指针N1.2.2 微机系统的I/O接口配置及I/O端口布局 1I/O接口配置（1）接口芯片 中断控制器8259A 定时

9、器8254-2 DMA控制器8237A-5 键盘控制器8042 实时钟/CMOS RAM芯片（2）接口控制卡的配置一般常见的I/O接口卡有VGA显示卡、网络连接控制卡、声卡等。2I/O端口的布局（1）I/O端口的寻址特点端口的寻址特点 端口地址空间为1KB；使用专门的控制信号访问；使用I/O指令对端口编程。（2）I/O端口的地址分配端口的地址分配 I/O端口地址分配见表1.1。I/O存储区分配表见附录B。表表1.1 I/O端口地址分配端口地址分配 返回本节返回本节1.3 微机系统的I/O通道与总线概述 1.3.1 I/O通道的作用 1.3.2 常见的几种I/O通道 返回本章首页返回本章首页1.

10、3.1I/O通道的作用（1）支持双向数据传输。（2）支持MB级物理地址空间。（3）支持接口读写控制。（4）支持多级向量中断。（5）支持DMA传输通道。（6）支持多处理器共享总线。返回本节返回本节1.3.2常见的几种I/O通道 1ISA总线（Industrial Standard Architecture）2EISA总线（Extended Industrial Standard Architecture）3局部总线表1.2为常见微机系统总线主要参数。（1）VL总线标准总线标准（2）PCI总线总线（3）AGP总线总线表1.2 常见微机系统总线主要参数表返回本节返回本节1.4现代微型计算机系统组成示

11、例1.4.1 现代微型计算机系统的基本组成1.4.2 微机系统主板简介 返回本章首页返回本章首页1.4.1 现代微型计算机系统的基本组成如图1.8所示为Intel奔腾CPU、符合ATX标准的现代微型计算机系统结构示意框图。CPU的性能不断提高，系统接口控制逻辑性能优越、集成度高、易于升级的几个控制逻辑芯片组，使得对微型计算机系统的设计与维护更加简单、性能更加稳定可靠。在I/O接口上也日趋标准化。图图1.8 典型奔腾系统微型计算机系统组成结构典型奔腾系统微型计算机系统组成结构示意图示意图返回本节返回本节82439TX(北桥芯片)处理器总线（3.3V 或 2.5VI/O 6066MHz）CntlD

12、RAM 接口TagCntl （3.3 或 5V）TIO7:0 PCI 插槽PCI 总线（3.3 或 2.5V30/33MHz）USB1 USB2CDROM IDE 硬盘USB 总线 IDEUDMA/33硬盘GP（I/O）SMB（I2C）ISA/EIO 总线（兼容 3.3V 或 5V）第二级 Cache PCI 插槽PCI 扩展连接器 PCI 总线ISA插槽 ISA 总线奔腾系列微处理器主存储器DRAMCache标签82380FB(MPCI2)82380AB(MISA)82371ABPC87317VUL音频BIOS串行、红外口并行口软驱接口键盘接口鼠标接口1.4.2微机系统主板简介 1微处理器微

13、处理器CPU 处理器不仅是主板的核心组件，也是整个微处理器不仅是主板的核心组件，也是整个微机系统的核心，通过一个符合一定标准的接机系统的核心，通过一个符合一定标准的接口插槽与主板相连，然后再将口插槽与主板相连，然后再将CPU插在该插插在该插槽上。这样做的主要目的是便于系统的槽上。这样做的主要目的是便于系统的CPU升级，以提高整个微机系统的性能价格比。升级，以提高整个微机系统的性能价格比。图1.9 P微型计算机典型系统主板结构图 2高速缓存Cache 第一级高速缓存第一级高速缓存Cache（L1）位于微处）位于微处理器理器CPU内部，其中又分为指令内部，其中又分为指令Cache和数和数据据Cac

14、he两种，其大小一般各为两种，其大小一般各为16KB和和32KB。第二级高速缓存第二级高速缓存Cache（L2）一般位于微处）一般位于微处理器理器CPU外部，即系统主板上，其大小一般外部，即系统主板上，其大小一般为为256KB或或512KB，有的甚至高达，有的甚至高达1MB。但。但随着微电子技术的发展，第二级高速缓存随着微电子技术的发展，第二级高速缓存Cache（L2）也被集成到微处理器）也被集成到微处理器CPU内部。内部。3系统存储器 主存储器由动态存储器主存储器由动态存储器DRAM组成，这种组成，这种存储器的特点是容量较小、存取速度相对较慢，存储器的特点是容量较小、存取速度相对较慢，需要进

15、行动态刷新。这种内存常见的有需要进行动态刷新。这种内存常见的有DRAM、ECC DRAM、EDO DRAM。现在还出现了更快的。现在还出现了更快的内存，如内存，如DDR RAM和和RAM BUS等形式的内存，等形式的内存，其速度更快、性能更高。其速度更快、性能更高。4控制逻辑芯片组（SICL）现代微型计算机系统中芯片大多的是由两块被称为北桥芯片和南桥芯片的芯片组组成。如图1.9所示的微机系统主板中北桥芯片为82810、南桥芯片为82801A。5系统输入/输出接口控制器 系统输入/输出（I/O）接口控制器主要作用是为微型计算机系统中一些慢速的输入/输出设备与ISA总线之间提供接口，以便信息能够在

16、ISA总线上传输，这些I/O设备包括常用的键盘、鼠标、串行接口设备、并行接口设备以及软盘驱动器等。微机系统的接口插座如图1.10所示。图图1.10 微机系统的接口插座微机系统的接口插座 6图形（或视频）接口控制器 图形控制器的主要作用是辅助CPU进行高速图形、视频信息的处理和显示。目前的微机操作系统都是面向图形的，如WINDOWS等，这些接口电路的形式一般采用PCI或AGP总线接口方式。有的系统将这种接口集成在主板中，由主板控制逻辑芯片完成图形接口任务。7音频系统控制器如图1.8所示的音频部分就设计在主板上，一般符合AC97规范。具有以下的音频处理功能：（1）集成了3D增强性的立体声控制器，其

17、中包括了所有要求的模拟器件。（2）具有立体声的模拟数字、数字模拟转换器。（3）具有模拟复合、抗混叠和恢复滤波器。（4）支持32位的地址编码。（5）具备线路、MIC、单声道和MODEM的输入功能。（6）具备自适应差分脉冲编码及音频压缩/解压功能。（7）具备混响和音量控制的全数字化。（8）具有软件控制MIC和线路输入功能。（9）具有PnP（即插即用）功能。返回本节返回本节THANK YOU VERY MUCH！本章到此结束，谢谢您的光临！返回本章首页返回本章首页结结 束放映束放映第2章 微型计算机的系统结构 2.1 PC/XT、PC/AT ISA与EISA总线技术的微型计算机结构 2.2 PCI、

18、AGP局部总线的微型计算机系统结构 2.3 Pentium 4微型计算机系统结构简介本章学习目标 PC/XT总线结构的计算机系统及其特点 PC/AT ISA总线结构的计算机系统及其特点 EISA总线的计算机系统结构和特点 PCI总线的计算机系统的结构特点和基本参数 AGP高速图形接口总线的微机系统结构特点和基本参数返回本章首页返回本章首页2.1 PC/XT、PC/AT ISA与EISA总线技术的微型计算机结构 2.1.1 PC/XT总线技术的微型计算机结构 2.1.2 PC/AT ISA总线的微机系统结构 2.1.3 EISA总线的微机系统结构 2.1.4 PC/XT、PC/AT ISA、EI

19、SA总线的特点 2.1.5 PC/XT、ISA、EISA总线信号引脚的定义 返回本章首页返回本章首页2.1.1 PC/XT总线技术的微型计算机结构 图2.1 PC和PC/XT总线的微机系统结构示意图返回本节返回本节扬声器 8 个 8 位 62 引脚扩展槽 扩展总线缓冲 CPU8088(4.77MHz)8087（可选）ROMBIOSDRAM 控制器RAM8237DMA 控制器 DMA 页面寄存器8253 定时/计数器 8259 中断控制器8250 串行通信控制器键盘与并行控制电路2.1.2 PC/AT ISA总线的微机系统结构 图图2.2 80486 PC AT/ISA总线系统结构总线系统结构返

20、回本节返回本节CPU 局部 总线SIMMS8 位总线后备电池8 个 8 位XT 插槽ISA 总线PC/AT 或 ISA 插槽6 个 16 位AT/ISA 扩展槽主存 DRAM4768MB64K128KROMBIOSCPU80486PCAT/ISA 核心逻辑芯片组内含：7 个 DMA 通道15 级中断时间/计数器总线缓冲器扩展总线控制器DRAM 与 L2Cache 控制器L2Cache128K512K8042MPUKBD/Mous控制器实时时钟/日历CMOS RAM2.1.3 EISA总线的微机系统结构 图图2.3 EISA总线微机系统结构图总线微机系统结构图 返回本节返回本节CPU 局部总线S

21、IMMS8 位 X 总线后备电池ISA 总线8 位 XT 插槽16 位 ISA 插槽EISA 总线32 位 EISA 插槽CPU(486/Pentium)EISA 核心逻辑芯片组内含：7 个 DMA 通道15 级中断时间/计数器EISA 总线扩展与控制器控制RAM 与 L2Cache 控制器L2Cache一般为 512K主存 DRAM4768MB64128KROMBIOS8042MPU键盘/鼠标控制器实时时钟/日历CMOSRAM2.1.4 PC/XT、PC/AT ISA、EISA总线的特点 1PC/XT总线 XT总线与总线与8088CPU兼容，具有兼容，具有8根根数据总线、数据总线、20根地址

22、总线、主要应用在根地址总线、主要应用在X86体系结构的微机系统中。体系结构的微机系统中。2ISA总线 ISA与与80286兼容，具有兼容，具有16位数据线，位数据线，支持支持8位或位或16位的数据存取；具有位的数据存取；具有24位位地址线，可寻址地址线，可寻址16MB的存储器空间，的存储器空间，主要应用在主要应用在80286及以上的微处理器组及以上的微处理器组成的微机系统中。成的微机系统中。3EISA总线 EISA与与32位的微处理器兼容。位的微处理器兼容。EISA总总线在信号定义与物理电气连接上完全与线在信号定义与物理电气连接上完全与ISA总线兼容。总线兼容。具有具有32位的数据线，支持位的

23、数据线，支持8位、位、16位或位或32位的数据存取，支持数据突发式传输。位的数据存取，支持数据突发式传输。主要应用在主要应用在32位微处理器组成的微型计算位微处理器组成的微型计算机系统中。机系统中。返回本节返回本节2.1.5 PC/XT、ISA、EISA总线信号引脚的定义 图图2.4 XT、ISA、EISA总线扩展槽示意总线扩展槽示意图图 说明：代表 ISA、XT 总线引脚代表 EISA 总线引脚 D 1 G H 19 C B 1 EF31 A表表2.1 XT、ISA、EISA总线引脚总线引脚A、B面信号定义面信号定义表2.2 XT、ISA、EISA总线引脚C、D面信号定义表表2.3 XT、I

24、SA、EISA总线引脚总线引脚E、F、G、H面信号定义面信号定义返回本节返回本节2.2 PCI、AGP局部总线的微型计算机系统结构 2.2.1 PCI总线的微机系统结构 2.2.2 PCI总线的特点 2.2.3 AGP总线的微机系统结构 2.2.4 PCI、AGP总线接口槽引脚信号定义 2.2.5 AGP总线的特点 2.2.6 PCI/AGP主板简介返回本章首页返回本章首页2.2.1 PCI总线的微机系统结构图图2.5 典型典型PCI局部总线的局部总线的PCI/ISA系统结构图系统结构图返回本节返回本节32/64 位 CPU 局部总线SIMMS2 至 3 个PCI 总线PCI 插槽可选择的主板

25、 PCI 芯片级适配器4 个 8 位 XT 插槽4 个 16 位 ISA 槽CPU（486/Pentium）L2Cache一般为 512KDRAM 与 L2Cache 控制器局部总线到 PCI桥电路主存 DRAM4768MBLANSCSIIDEPCI 到ISA桥电路（南桥）64K128KROMBIOS8042MPU键盘/鼠标控制器实时时钟CMOSRAM2.2.2 PCI总线的特点 1高性能 2线性突发传输 3减少存取延迟 4采用总线主控和同步操作 5不受处理器限制PCI总线的特点主要表现在以下几个总线的特点主要表现在以下几个 方面：方面：6适用于各种机型7兼容性强8预留扩展空间9成本低、效率高

26、10向前的扩展性返回本节返回本节2.2.3 AGP总线的微机系统结构图图2.6 AGP/PCI总线微机系统结构图总线微机系统结构图返回本节返回本节 100/133MHz 系统总线 MECC存储器接口通道 AAGP/66AGP/66B通道 BAIDE 接口 USB 接口PCI 插槽PCI/33AC97LPCI/F北桥芯片440 系列或8XX 系列系统控制 逻辑南桥芯片82371总线转换逻辑或82801I/O 控制逻辑处理器 1处理器 2AGP 图形控制器82806PCI64 控制器（P64H）21154BCAC97SuperI/OBIOS 或固件控制器2.2.4 PCI、AGP总线接口槽引脚信号

27、定义表2.4 PCI总线插槽引脚信号引线定义返回本节返回本节2.2.5 AGP总线的特点（1）采用双重驱动技术（2）采用带边信号传送技术（3）采用内存请求流水线技术（4）减少对PCI总线的传输压力 返回本节返回本节2.2.6 PCI/AGP主板简介 图2.7为常见的PCIAGP主板外形图。PCIAGP主板由CPU插座、内存、控制逻辑芯片组、软驱及硬盘IDE接口插座、PCI/AGP扩展插槽、键盘鼠标接口插座、并行及串行接口插座、USB通用串行接口插座、声音输出输入插座及电源电路等组成。该类主板支持高达160MHz的CPU外频并且采用多外频免跳频率微调技术，使外频可调，方便用户选择不同CPU类型。

28、图2.7 PCI/AGP总线结构的主板返回本节返回本节2.3 Pentium 4微型计算机系统结构简介 Pentium 4支持400MHz的系统总线，图2.8为Pentium 4微处理器的微型计算机系统结构示意图。i850芯片组支持400MHz的系统总线，支持AGP 4X，通过ICH2芯片（南桥芯片）的配合支持Ultra DMA/33/66/100的IDE传输规范。支持PCI及AGP总线，内存支持达2GB存储器容量。图2.9为P4主板的外形图。返回本章首页返回本章首页图图2.8 Pentium 4 微处理器微机系统结构微处理器微机系统结构400MHz 带宽 3.2GB/s 系统总线 存储器接口

29、DMA33/66/100IDE 接口133MB/sPCI 总线CPU Pentium4I82850 芯片（北桥芯片）DualChannelRDRAM带宽 3.2GB/sAGP4X1GB/sLAN ICH2 I82801BA（南桥芯片）USB6ChannelAudioCMOSRAM/BIOS图图2.9 P4主板的外形图主板的外形图返回本节返回本节THANK YOU VERY MUCH！本章到此结束，谢谢您的光临！返回本章首页返回本章首页结结 束放映束放映第3章 微机系统的中断系统 3.1 中断系统概述 3.2 微机系统的中断类型及机构 3.3 微机系统的中断过程 3.4 中断优先级管理器8259

30、A PIC 3.5 8259A在 PC/AT及80386微机系统中的应用 本章学习目标l 中断与异常的概念及中断的用途l 中断类型及中断向量l 中断过程l 8259A中断原理l 中断在微机系统中的应用返回本章首页返回本章首页3.1 中断系统概述3.1.1 计算机采用中断控制技术的主要用途3.1.2 中断过程与中断技术返回本章首页返回本章首页3.1.1 计算机采用中断控制技术的主要用途 计算机采用中断控制技术主要用在以下三个方面：（1）故障处理（2）分时操作（3）实时处理 返回本节3.1.2 中断过程与中断技术 一个完整的中断过程由中断请求、中断判优及屏蔽、中断响应、中断处理及中断返回五个部分组

31、成。微机系统中使用的中断技术有单线中断、多级中断、矢量中断三种。图3.1为微处理器的3种中断技术示意图。一个完整的中断过程，如图3.2所示。图图3.1 微处理器的微处理器的3种中断技术示意图种中断技术示意图外设中断请求 外设提供1#1#设备2#2#标志码3#3#外设中断请求外设中断请求 （a）单线中断 （b）多级中断 （c）矢量中断CPUINTRINTR1INTR2INTR3CPUD0D1.CPU.D7INTR图图3.2 一个完整的向量中断过程一个完整的向量中断过程返回本节返回本节 中断请求 中断判优 中断响应 N Y N Y中断处理 中断返回 Y N 各个设备异步实时提出中断请求中断控制器按

32、判优原则选中当前优先级最高的中断请求CPU 执行完当前一条指令向中断控制器输出 INTA 表示中断应答中断控制器给 CPU 输出选中的中断信号CPU 将中断号乘 4 做为中断向量地址到中断向量表获取相应的中断向量CPU 执行中断服务程序完成设备请求服务CPU 发中断结束命令给中断控制器CPU 执行中断返回指令 IRET 返回到断点现场，继续执行原程序CPU 取下一条指令允许中断？中断有效？自动结束？CPU 禁止中断（置标志 IF=0）并保护断点现场（返回地址）转向中断服务程序3.2 微机系统的中断类型及机构 3.2.1 中断源 3.2.2 中断类型 3.2.3 异常 3.2.4 中断的优先权及

33、其管理 3.2.5 中断向量表返回本章首页返回本章首页3.2.1 中断源图图3.3 微机系统中的各种中断源微机系统中的各种中断源返回本节单步(tf=1)除数 0溢出INTn指令INT指令8259A中断控制器 中断控制逻辑 非屏蔽中断3.2.2 中断类型1外部中断（1）可屏蔽中断INTR、（2）非可屏蔽中断NMI2内部中断（1）除数零中断、（2）单步执行中断、（3）溢出中断、（4）指令中断3软件中断返回本节3.2.3 异常 异常是在指令执行期间检测到的不正常的或非法的状态，使指令不能成功执行。异常分为：故障、陷阱和中止（或失败）。故障是引起该故障的程序可被恢复执行的异常。陷阱是在指令执行期间被检

34、测到的，并在引起异常的指令执行之后向系统报告的一种异常。中止（失败）是微处理器面临严重错误时产生的异常。表表3.1为异常一览表为异常一览表返回本节3.2.4 中断的优先权及其管1优先权概念 根据中断源提出中断申请的轻重缓急为每个根据中断源提出中断申请的轻重缓急为每个中断源确定中断源确定CPU对它们响应的优先权。对它们响应的优先权。CPU在分在分配优先权时，一般是按照提出中断的外设的速度配优先权时，一般是按照提出中断的外设的速度和它们在微机系统中所处的地位来进行分配的。和它们在微机系统中所处的地位来进行分配的。在在8086/8088微机系统中，中断源的优先权由高微机系统中，中断源的优先权由高到低

35、的顺序依次为：除零数、到低的顺序依次为：除零数、INT n、INT o、NMI、INTR、单步执行中断。、单步执行中断。2中断权的优先管理（1）用硬件实现中断优先权的管理）用硬件实现中断优先权的管理最常用的方法是采用、所示的排队链优先权的控最常用的方法是采用、所示的排队链优先权的控制方法。如图制方法。如图3.4、3.5所示。所示。（2）用软件实现中断优先权的管理）用软件实现中断优先权的管理最常用的方法是软件查询方法，它要借助一些简最常用的方法是软件查询方法，它要借助一些简单的接口电路来实现，如图单的接口电路来实现，如图3.6所示。所示。图图3.4 排队链优先权的控制方法排队链优先权的控制方法中

36、断请求信号外调 A外设 B外设 C中断响应信号允许 中断 允许 中断 允许 中断接收 请求接收 请求 接收 请求CPU图图3.5 矢量中断优先权的控制系统矢量中断优先权的控制系统中央处理器CPU中断控制器中断请求允许接受中断请求允许接受中断请求允许接受外设 A 外设 B外设 C图图3.6 软件查询方法流程图软件查询方法流程图中断程序入口 Y NY N Y N保护现场是 A 设备是 B 设备是 C 设备恢复现场开中断，返回A 中断服务程序B 中断服务程序C 中断服务程序用软件查询的程序如下：用软件查询的程序如下：INTER PROC PUSH AXPUSH BX PUSH CXPUSH DX ；

37、现场保护；现场保护IN AL,100H；查询；查询SAL AL,1 ；寄存器逻辑左移；寄存器逻辑左移1JC SERV A；为；为1则执行则执行A服务程序服务程序SAL AX,1；寄存器逻辑左移；寄存器逻辑左移1JC SERV B；为；为1则执行则执行B服务程序服务程序.SAL AL,1；寄存器逻辑左移；寄存器逻辑左移1JC SERV H；为；为1则执行则执行H服务程序服务程序SERV H ；H服务程序服务程序.SERV A；A服务程序服务程序 .SERV B；B服务程序服务程序.CLI ；关中断；关中断POP DX ；恢复现场；恢复现场POP CX POP BX POP AX STI ；开中断

38、；开中断IRET；中断返回原断点；中断返回原断点 INTER ENDP返回本节3.2.5 中断向量表中断向量表由三部分组成，如图3.7所示。地址如表3.2所示。（1）中断类型号04为专用中断指针，占用0000H0013H的20个字节，并且用户不能对其修改。（2）中 断 类 型 号 5 1 3 为 保 留 中 断 指 针，占 用0013H007FH的108个字节，这是Intel公司保留的中断指针，用户不应使用。（3）中断类型号32255为用户使用的中断指针，占用0080H03FFH的896个字节，它可由用户指定。图图3.7 中断向量指针表中断向量指针表0000H 0004H0008H000CH0

39、010H0014H0080H用户使用的中断指针备用的中断指针除数零中断 单步中断 NMI 中断单字节中断 溢出中断专用的中断指针表表3.2 中断向量地址一览表中断向量地址一览表返回本节表表3.2 中断向量地址一览表续表中断向量地址一览表续表3.3 微机系统的中断过程 3.3.1 中断请求 3.3.2 中断响应 3.3.3 现场保护 3.3.4 执行中断服务程序 3.3.5 恢复现场 3.3.6 中断返回返回本章首页返回本章首页 微型计算机系统的中断过程大致分为：微型计算机系统的中断过程大致分为：中断请求：由需要提供中断服务程序的设备中断请求：由需要提供中断服务程序的设备提出；中断响应：提出；中

40、断响应：CPU给设备发出一个中断应给设备发出一个中断应答信号；现场保护：保护执行中断服务程序答信号；现场保护：保护执行中断服务程序前的各种信息；执行中断服务程序：完成特前的各种信息；执行中断服务程序：完成特定的操作；退出中断服务程序：恢复现场。定的操作；退出中断服务程序：恢复现场。微机中断过程如图微机中断过程如图3.8所示。所示。图图3.8 中断过程中断过程 中断处理程序CPU 响应中断中断请求中断返回原程序中断3.3.1 中断请求 此过程由欲提出中断的外部设备或内部系统提出。当外部设备需要完成某种特定的操作或者处理器系统内部出错时，需要CPU进行处理，外部设备可以向CPU提出中断申请，请求C

41、PU进行处理。返回本节3.3.2 中断响应 CPU给设备发出一个中断应答信号；当外设提出的中断申请被CPU接收并认可后，首先解决的是必须关中断，其次是微处理器在处理中断、实现控制权的转移前必须把当前程序状态保存起来，最后是查找中断源，即查找提出中断请求的是外围设备还是内部系统。返回本节3.3.3 现场保护 为了确保在中断完成之后，程序能正确地返回到原来的断点处，继续执行原程序的下一条指令，必须对断点处的各种数据进行现场保护，主要是标志寄存器和CS、IP的值，我们可以将其压入堆栈中，利用堆栈来进行保护。同时还要清除中断标志IF和TF，关闭中断。返回本节3.3.4 执行中断服务程序 根据中断类型号

42、N，可以在中断向量表中查出要执行中断服务程序的入口地址，从而执行相应的中断处理程序，该程序可以是用户自己编写的程序，也可以是系统提供的程序。返回本节3.3.5 恢复现场 在中断处理程序完成后，应当对现场进行恢复。此时可以将保存在堆栈中的内容弹出，即按照“后进先出”的原则将相应的值弹出到原来的寄存器中，从而恢复中断前的状态。返回本节3.3.6 中断返回 任何一个中断都必须在中断服务程序的末尾并在中断服务程序指令返回之前重新开中断。返回本节3.4 中断优先级管理器8259A PI 3.4.1 8259A芯片的功能 3.4.2 8259A芯片的外部特性 3.4.3 8259A的内部结构及其功能 3.

43、4.4 8259A的中断处理过程 3.4.5 8259A的工作方式 3.4.6 8259A的编程返回本章首页返回本章首页3.4.1 8259A芯片的功能 8259A作为一种可编程中断控制器，是一种集成芯片。它用来管理输入到CPU的各种中断申请，主要外围设备，能提供中断向量、屏蔽各种中断输入等功能。每一个8259A芯片都能直接管理8级中断，最多可以用9片8259A芯片级连，由其构成级连机构可以管理64级中断。返回本节3.4.2 8259A芯片的外部特18259A芯片的外部引脚说明（结构图如图3.9所示）每个引脚的功能如下所述：（1）片选取信号（CS）（2）写信号（WR）（3）读信号（RD）（4）

44、D0D7：8条数据总线（5）GND：地信号 （6）Vcc：+5V电源（7）INT：中断请求信号（8）中断响应信号（9）IR0IR7：8个中断请求输入信号（10）A0：地址选择信号（11）SP/EN：从片编程/允许缓冲器信号（12）CAS0CAS2：这三条信号是8259A级连时构成8259A的主从式级连结构图图3.9 8259A的外部引脚特性的外部引脚特性28259A的外部特性（1）编程方面：由于8259A是一种可编程的中断控制芯片。当有中断请求时，总线控制器发出IOR或IOW信号，而信息的传递则是通过数据总线D7D0来完成的。（2）操作方面：当CPU完成对8259A的初始化操作后，8259A即

45、进入操作状态，通过INT端口向CPU提出中断申请，8259A从数据总线D7D0输出当前服务对象的中断类型号N，CPU截获该中断向量并响应该中断，完成一次中断操作。返回本节3.4.3 8259A的内部结构及其功能8259A芯片的内部逻辑结构如图3.10所示。8259A内部结构逻辑主要由以下三部分组成：（1）控制逻辑 （2）中断优先权判优及其屏蔽 （3）辅助电路图图 3.10 8259A芯片的内部逻辑结构图芯片的内部逻辑结构图返回本节内部数据总线 内部控制逻辑控制电路初始化命令寄存器组操作命令寄存器组当前中断服务程序 ISR中断优先级分析器 RP中断请求寄存器 IRR中断屏蔽寄存器 IMR数据总线

46、缓冲器读写控制逻辑级连缓冲比较INTAINT D7 D0RD WR A0 IR0CS SP/EN IR7CAS0CAS1CAS23.4.4 8259A的中断处理过程1设置中断请求2中断判优和中断屏蔽3中断应答4中断响应5、执行中断服务程序返回本节3.4.5 8259A的工作方式1全嵌套方式2特殊全嵌套方式3结束中断的方式4中断请求触发方式5数据缓冲方式6多片级连方式7查询方式返回本节3.4.6 8259A的编程 对8259A的各种操作者是由CPU来控制的。CPU的命令分为两大类：一类是初始化命令字ICW，另一类是操作命令字OCW。CPU对8259A的ICW操作，是由A0、RD、WR、CS等信号

47、来共同控制的，其I/O端口地址分配如表3.3所示。表表3.3 8259A I/O端口地址分配表端口地址分配表1初始化命令字编程其命令的具体格式如下：（1）ICW1（设置工作状态)（2）ICW2（选择中断向量字节）（3）ICW3（设置单片或级连方式）如表如表3.4所示。对于从片所示。对于从片8259A，在，在ICW3中的各中的各个位中，个位中，D2D0位表示从设备标志代码，其余位位表示从设备标志代码，其余位未使用，其格式如下：未使用，其格式如下：表3.4 ID2ID0对应的从设备状态标志（4）ICW4（设定工作状态）（设定工作状态）图图3.11 初始化流程图初始化流程图开始初始化 ICW1初始化

48、 ICW2是否用级连方式？初始化 ICW3是否用 ICW4？初始化 ICW4准备接近中断请求结束 YYYNN2操作命令编程（1）OCW1（中断屏蔽寄存器操作数)OCW1用于设置8259A的屏蔽中断操作，它可以直接对中断屏蔽寄存器IMR的相应屏蔽位进行操作。其格式如下：）（2）OCW2（如表（如表3.5所示）所示）其具体格式如下：其具体格式如下：表3.5 OCW2的组合控制方式（3）OCW3（如表（如表3.6、3.7所示）所示）OCW3主要有三主要有三个方面的功能：控制个方面的功能：控制8259A的中断屏蔽；设置中断的中断屏蔽；设置中断查询方式；设置读查询方式；设置读8259A内部寄存器命令。其

49、具体内部寄存器命令。其具体格式如下：格式如下：表3.6 COW3的组合控制方式表3.7 RR和RIS组合控制逻辑3编程注意事项（1）具有自我保护能力，以防中断程序出故障。（2）在接管中断向量之前，首先要进行关中断，在初始化后再开中断。（3）在中断程序的入口处要立即开中断，并在程序结束之前予以恢复。（4）硬件中断程序执行IRET指令前，应向8259A发出中断结束命令EOI。（5）硬件中断服务程序不要使用DOS系统功能调用即INT 21H，服务程序若要控制I/O设备，最好调用ROM-BIOS功能或对I/O直接编程。（6）修改中断向量表时应避免使用MOV命令传送命令。4中断控制编程应用程序如下：程序

50、如下：；程序开始；程序开始 ；定义段代码；定义段代码CODE SEGMENTASSUME CS：CODE，DS：CODEORG 100H ；COM文件入口地址文件入口地址START：JMP INITIALIZE ；转向初始化；转向初始化SERVE-P PROC FAR ；常驻中断服务程序开始；常驻中断服务程序开始STI ；开中断；开中断PUSH AX ；保护现场；保护现场PUSH BX PUSH CXPUSH DX ；中断服务程序主体（开始）；中断服务程序主体（开始）MOV AH，7 ；使屏幕下卷一行；使屏幕下卷一行MOV AL，1 MOV BH，7MOV CH，0 MOV CL，0MOV D