全套电子课件：数字电子技术-第二套.ppt

1、数字电子技术第 1 章数字逻辑概论数字逻辑概论模拟信号与数字信号数制二进制数的算术运算二进制代码进制进制间的相互转换本章知识结构图第1章 数字逻辑概论 1.1 概述 1.2 数制 1.3 二进制数的算术运算 1.4 二进制代码1.1概述概述模拟电路电子电路分类数字电路 传递、处理模拟 信号的电子电路 传递、处理数字信号的电子电路数字信号时间上和幅度上都断续变化的信号 模拟信号时间上和幅度上都连续变化的信号数字电路中典型信号波形一、数字电路与数字信号一、数字电路与数字信号 输出信号与输入信号之间的对应逻辑关系逻辑代数只有高电平和低电平两个取值导通(开)、截止(关)研究对象分析工具信 号电子器件工

2、作状态基本构成单元二、数字电路特点二、数字电路特点 电阻、电容和二极管、三极管等元器件将晶体管、电阻、电容等元器件用导线在线路板上连接起来的电路。将上述元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。根据电路结构不同分分立元件电路集 成 电 路根据半导体的导电类型不同分 双极型数字集成电路单极型数字集成电路以双极型晶体管作为基本器件以单极型晶体管作为基本器件例如 CMOS例如 TTL、ECL三、数字电路的分类三、数字电路的分类(一)十进制 (Decimal)(xxx)10 或(xxx)D 例如(3176.54)10 或(3176.54)D 数码：0、1、2、3、4、5

3、、6、7、8、91101 1100 510-1 110-2权 权 权 权 数码所处位置不同时，所代表的数值不同(11.51)10 进位规律：逢十进一，借一当十10i 称十进制的权 10 称为基数 0 9 十个数码称系数数码与权的乘积，称为加权系数十进制数可表示为各位加权系数之和，称为按权展开式(3176.54)10=3103+1102+7101+6100+510-1+410-21.2.1 进制进制 1.2 数制 例如 0+1=1 1+1=10 11+1=100 10 1=1 (二)二进制(Binary)(xxx)2 或(xxx)B 例如(1011.11)2 或(1011.11)B 数码：0、1

4、 进位规律：逢二进一，借一当二 权：2i 基数：2 系数：0、1 按权展开式表示(1011.11)2=123+022+121+120+12-1 +12-2 将按权展开式按照十进制规律相加，即得对应十进制数。=8+0+2+1+0.5+0.25(1011.11)2=(11.75)10=11.75 (1011.11)2=123+022+121+120+12-1+12-2(三)八进制和十六进制 进制数的表示计数规律 基数 权 数码八进制(Octal)(xxx)8 或(xxx)O逢八进一，借一当八 8 0 7 8i 十六进制(Hexadecimal)(xxx)16 或(xxx)H 逢十六进一，借一当十六

5、 16 0 9、A、B、C、D、E、F 16i例如(437.25)8=482+381+780+28-1+58-2 =256+24+7+0.25+0.078125 =(287.328125)10 例如(3BE.C4)16 =3162+11161+14160+1216-1+416-2 =768+176+14+0.75+0.015625 =(958.765625)10 二、不同数制间的关系与转换二、不同数制间的关系与转换 对同一个数的不同计数方法 (一)不同数制间的关系 1.2.2、不同数制间的关系与转换 不同数制之间有关系吗？十进制、二进制、八进制、十六进制对照表77011176601106550

6、1015440100433001132200102 11000110000000 十六八二 十F17111115E16111014D15110113C14110012B13101111A12101010 9111001981010008 十六八二 十1.500 1 整数0.750 0(二)不同数制间的转换 1.各种数制转换成十进制 2.十进制转换为二进制 例 将十进制数(26.375)10 转换成二进制数 26 6 1 3 01 10 12(26 )10=(11010 )2 2 21.000 1.37522220.375 2一直除到商为 0 为止 余数 13 0按权展开求和整数和小数分别转换

7、整数部分：除 2 取余法 小数部分：乘 2 取整法读数顺序读数顺序.011 每位八进制数用三位二进制数代替，再按原顺序排列。八进制八进制二进制二进制3.二进制与八进制间的相互转换 二进制二进制八进制八进制(11100101.11101011)2 =(345.726)8 (745.361)8=(111100101.011110001)2 补0(11100101.11101011)2=(?)8 11100101.11101011 00 345726 从小数点开始，整数部分向左(小数部分向右)三位一组，最后不足三位的加 0 补足三位，再按顺序写出各组对应的八进制数。补011100101 111010

8、11 一位十六进制数对应四位二进制数，因此二进制数四位为一组。4.二进制和十六进制间的相互转换(10011111011.111011)2=(4FB.EC)16 (3BE5.97D)16=(11101111100101.100101111101)2 补 0(10011111011.111011)2=(?)16 10011111011.11101100 4FBEC0 十六进制十六进制二进制二进制:每位十六进制数用四位二进制数代替，再按原顺序排列。二进制二进制十六进制十六进制:从小数点开始，整数部分向左(小数部分向右)四位一组，最后不足四位的加 0 补足四位，再按顺序写出各组对应的十六进制数。补 0

9、10011111011 1110111.3.1 无符号二进制算术运算算术运算：1：和十进制算数运算的规则相同 2：逢二进一 特 点：加、减、乘、除 全部可以用移位和相 加这两种操作实现。简化了电路结构 所以数字电路中普遍采用二进制算数运算1.3 二进制数的算术运算1.3.2 反码、补码和补码运算 二进制数的正、负号也是用0/1表示的。在定点运算中，最高位为符号位（0为正，1为负）如 +89=（0 1011001）-89=（1 1011001）二进制数的补码：两个补码表示的二进制数相加时的符号位讨论例：用二进制补码运算求出1310 01001110110110011123101311101101

10、01001001113101300011010110101101031013101110010100011010231013结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号 解：例如：用四位二进制数码表示十进制数 0 90000 0 0001 1 0010 2 0011 3 0100 40101 5 0110 6 0111 7 1000 8 1001 9将若干个二进制数码 0 和 1 按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。用数码的特定组合表示特定信息的过程称编码 1.4、二进制代码、二进制代码 常用二进制代码 自然二进制码 二-十进制码 格

11、雷码 ASCII 码 (美国信息交换标准代码)例如：用三位自然二进制码表示十进制数 0 7：000 0 001 1 010 2 011 3 100 4 101 5 110 6 111 7 1.4.1 自然二进制码 按自然数顺序排列的二进制码 1.4.2 二-十进制代码 表示十进制数 0 9 十个数码的二进制代码(又称 BCD 码 即 Binary Coded Decimal)1 位十进制数需用 4 位二进制数表示，故 BCD 码为 4 位。4 位二进制码有 16 种组合，表示 0 9十个数可有多种方案，所以 BCD 码有多种。用 BCD 码表示十进制数举例：(36)10=()8421BCD (

12、4.79)10=()8421BCD (01010000)8421BCD=()10 注意区别 BCD 码与数制：(150)10=(000101010000)8421BCD =(10010110)2=(226)8 =(96)16 6 0110 3 0011 4.0100.7 01119 10010101 50000 01.4.3格雷码(Gray 码，又称循环码)0110最低位以 0110 为循环节次低位以 00111100 为循环节第三位以 0000111111110000 为循环节.011001100110001111000011110000001111111100000000000011111

13、111特点:相邻项或对称项只有一位不同典型格雷码构成规则：1.4.4、美国信息交换标准代码（ASC）应用：计算机和通讯领域 本章小结本章小结数字电路是传递和处理数字信号的电子电路。它有分立元件电路和集成电路两大类，数字集成电路发展很快，目前多采用中大规模以上的集成电路。数字电路的主要优点是便于高度集成化、工作可靠性高、抗干扰能力强和保密性好等。数字电路中的信号只有高电平和低电平两个取值，通常用 1 表示高电平，用 0 表示低电平，正好与二进制数中 0 和 1 对应，因此，数字电路中主要采用二进制。常用的计数进制有十进制、二进制、八进制和十六进制。二进制数进位规律是逢二进一，借 一当二。其基数为

14、 2；权为 2i。二进制代码指将若干个二进制数码 0 和 1 按一定规则排列起来表示某种特定含义的代码，简称二进制码。二进制数十进制数方法：按权展开后求和。十进制数二进制数方法：整数“除 2 取余”法，小数“乘 2 取整”法。写出转换结果时需注意读数的顺序。BCD 码指用以表示十进制数 0 9 十个数码的二进制代码。十进制数与 8421 码对照表 十进十进制数制数8421 码码十进十进制数制数8421 码码十进十进制数制数8421 码码十进十进制数制数8421 码码十进十进制数制数8421 码码00000200104010060110810001000130011501017011191001

15、编码是用数码的特定组合表示特定信息的过程。数 字 电 子 技 术第2章 逻辑代数基础 逻辑代数基础基本定律基本规则逻辑函数表示方法逻辑函数化简实例电路分析代数法卡诺图法本章知识结构图 第2章 逻辑代数基础2.1 逻辑代数2.2 逻辑函数的化简法 2.3 实例电路分析 2.1 逻辑代数 2.1.1 逻辑代数的基本定律和恒等式 1基本定律(1)0-1律(2)交换律(3)结合律(4)分配律AAAAAA011100ABBAABBACBACBACBACBA CABACBAACABCBA(5)重叠律 (6)互补律(7)反演律(8)还原律 AAAAAA10AAAABABABABAAA 2恒等式ABAABAA

16、BABABAACAABBCCAABCAABBCDCAAB2.1.2 逻辑代数的基本规则 1代入规则 在任何一个含有变量A的逻辑等式中，若以一函数式取代该等式中所有A的位置，该等式仍然成立。2反演规则 反演规则：在一个逻辑式中，若将其中所有的“+”变成“”，“”变成“+”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，所得函数式即为原函数式的反函数式。3对偶规则 对偶规则：在一个逻辑式中，若将其中所有的“+”变成“”，“”变成“+”，“0”变成“1”，“1”变成“0”，所得函数式即为原函数式的对偶式。2.1.3逻辑函数的变换及表示方法 1逻辑函数的表示方法 真值表 逻辑

17、函数式 逻辑图 卡诺图 波形图 2逻辑函数表示方法之间的相互转换 (1)由真值表写出逻辑函数式 找出真值表中使函数值为1的输入变量取值组合；每个输入变量取值组合都对应一个乘积项，变量取值为1，用原变量表示，变量取值为0，用反变量表示。字母本身为原变量，字母上方加非号为反变量；将这些乘积项相加即可。(2)由逻辑函数式画逻辑图 按题目要求将逻辑函数式转换为指定形式；用逻辑图形符号取代逻辑函数式中的运算符号；按从输入到输出的顺序将逻辑图形符号依次连接起来。(3)由逻辑图写出逻辑函数式从逻辑图的输入端到输出端依次写出各逻辑图形符号对应的逻辑运算式。如果逻辑图比较复杂，建议通过设置中间临时变量，最终得到

18、逻辑函数式。2.2 逻辑函数的化简法 2.2.1 最小项的定义及其性质 1最小项的定义 在n变量的逻辑函数中，如果一个乘积项包含了所有的变量，并且每个变量在该乘积项中以原变量或反变量的形式仅出现一次，则该乘积项就称为逻辑函数的最小项。例如，一个变量A有二个最小项：。二个变量AB有四个最小项：。三个变量ABC有八个最小项：。依此类推，n个变量共有 个最小项。,A A,AB AB AB ABABCCABCBACBABCACBACBACBA,2n 2最小项的性质 (1)任何一个最小项，只有一组与之对应的变量组合使其取值为1，其他各种变量组合均使其取值为0。(2)n变量的所有最小项之和恒为1。因为无论

19、输入变量如何取值，总有某个最小项的值为1，因此其和必定为1。(3)任意两个最小项之积为0。(4)具有逻辑相邻性的两个最小项相加，可合并为一项，并消去一个不同因子。2.2.2 逻辑函数的最小项表达式 最小项通常用m表示，其下标为最小项的编号。编号的方法如下：在每一个最小项中，原变量取值为1，反变量取值为0，则每一个最小项对应一组二进制数，该二进制数所对应的十进制数就是这个最小项的编号。三变量的最小项编号表 2.2.3 逻辑函数的代数化简法 代数法化简是指直接利用逻辑代数的基本定律和规则，对逻辑函数式进行变换，消去多余项和多余变量，以获得最简函数式的方法。判断与或表达式是否最简的条件是：(1)逻辑

20、乘积项最少；(2)每个乘积项中变量最少。代数法化简没有固定的步骤，常用的化简方法有：并项法、吸收法、消因子法、消项法和配项法5种。1并项法 运用公式 可以将两个乘积项合并为一项，消去一对不同因子和。例:试用并项法化简逻辑函数 解：ABABA()(B)YABAB CABAC()(B)YABAB CABAC ABCABCABCA BC()()AC BBAC BBACACC 2吸收法 运用公式 ，消去多余的乘积项。例：试用吸收法化简逻辑函数 解：AABAYABCAB C ACDBYABCAB C ACDBABCABCACDBABC 3消因子法 运用公式 ，消去多余的因子。例：试用消因子法化简逻辑函数

21、 解：BABAAYABBCACYABBCACABBA CABABCABC 4消项法 运用公式 和 ，消去冗余项。例：试用消项法化简逻辑函数 解：CAABBCCAABCAABBCDCAAB()YABC AD CD BDABCA C D BDABC ACD BDABC ACDABC AD CDYABCAD CD BD 5配项法 运用公式 或 ，将某乘积项一项拆成两项，然后再与其他项合并，消去多余项。有时多出一项后，反而有利于化简逻辑函数。例：试用配项法化简逻辑函数 解：AAA1 AAYABBCBCAB()()(1)(1)()YABBCBCABABBCBC AAAB CCABBCABCBCAABCA

22、BCABCBCAAC BBABBCAC2.2.4 用卡诺图表示逻辑函数 1变量的卡诺图 二变量卡诺图 三变量卡诺图 四变量卡诺图 2逻辑函数式和卡诺图之间的相互转换 (1)从逻辑函数式到卡诺图 将逻辑函数式转换成最小项和的标准形式；将逻辑函数的全部最小项填入卡诺图相应的方格中；将逻辑函数中包含的最小项对应方格改写成1，不包含的最小项对应方格改写成0(也可以不填)。(2)从卡诺图到逻辑函数式 将卡诺图转换成逻辑函数式的操作步骤：将卡诺图中所有填1的小方块所表示的最小项相加即可得到相应的逻辑函数式。2.2.5 用卡诺图化简逻辑函数 1卡诺图化简逻辑函数的原理 利用卡诺图化简逻辑函数，是依据逻辑相邻

23、的最小项合并可消去多余因子，保留公共因子的原理来实现。其中，具有逻辑相邻性的2个最小项相加，可合并为1项，消去1个取值不同的变量。具有逻辑相邻性的4个最小项相加，可合并为1项，消去2个取值不同的变量。具有逻辑相邻性的8个最小项相加，可合并为1项，消去3个取值不同的变量。2逻辑相邻最小项的合并 三变量卡诺圈的合并 四变量卡诺圈的合并 最小项的合并规则：卡诺圈内的1方格应尽可能多，卡诺圈越大，消去的乘积项数越多。但卡诺圈内的1方格个数必须为2n个，即2、4、8、16等，不能是其他数字。卡诺圈的个数应尽可能少，卡诺圈数即为逻辑函数化简后与或表达式中的乘积项数。不能遗漏任何一个1方格。若某个1方格不能

24、与其他1方格合并，可单独作为一个卡诺圈；1方格可以被重复圈在不同的圈中，但在新画的圈中至少要含有1个未被圈过的1方格。3用卡诺图化简逻辑函数的步骤 将逻辑函数化为最小项之和的形式；(该步骤可省略)画出逻辑函数的卡诺图；合并卡诺图中的相邻最小项；将各个包围圈所得到的乘积项相加，即可得到逻辑函数的最简与或表达式。4具有无关项的逻辑函数卡诺图化简(1)无关项的概念 (2)具有无关项的逻辑函数卡诺图化简 在卡诺图中，无关项用“”表示。在逻辑函数表达式中，无关项用字母d和相应的编号表示。具有无关项的逻辑函数卡诺图化简，具体步骤是：用卡诺图表示具有无关项的逻辑函数；利用无关项可以当0也可以当1(可圈可不圈

25、)的特点，合并最小项将逻辑函数画至最简。根据化简后的卡诺图写出与或逻辑表达式 2.3 实例电路分析 本章小结 逻辑代数是分析和设计数字电路的重要数学工具。在逻辑代数中，只有0和1两种取值，仅用来表示两种截然不同的状态，而并不表示数量的大小。逻辑代数有与、或、非三种基本逻辑运算，与非、或非、与或非以及异或和同或等常用的复合逻辑运算，利用这些简单的逻辑关系可以组合成更复杂的逻辑运算。本章重点讲解了逻辑代数的基本公式、定理和逻辑函数的表示、逻辑函数的化简三部分内容。常用的逻辑函数表示方法有真值表、逻辑函数表达式、卡诺图、逻辑图和波形图，它们之间可以任意地互相转换。不同表示方法各具特点，适宜不同的应用

26、。真值表通常用于分析逻辑函数的功能、根据逻辑功能要求建立逻辑函数和证明逻辑等式等。逻辑式便于进行运算和变换。在分析电路逻辑功能时，通常首先要根据逻辑图写出逻辑式；而设计逻辑电路时需要先写出逻辑式，然后才能画出逻辑图。卡诺图主要用于化简逻辑式。逻辑图是分析和安装实际电路的依据。逻辑函数化简的目的是为了获得最简逻辑函数式，从而使逻辑电路简单、成本低、可靠性高。逻辑函数的化简方法主要有代数法和卡诺图法两种。代数法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则并具有一定的运算技巧和经验。而卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观。数 字 电 子 技 术第3章 逻辑门

27、电路 本章知识结构图 实例分析逻辑门电路半导体的开关特性分立元件门电路集成逻辑门电路逻辑描述问题使用注意事项 CMOS门电路TTL门电路第3章 逻辑门电路3.1 概述 3.2 半导体器件的开关特性 3.3 分立元件门电路3.4 MOS逻辑门电路3.5 TTL逻辑门电路3.6 逻辑描述中的几个问题 3.7 逻辑门电路使用中的几个实际问题 3.8 实例电路分析：水位指示器电路 3.1 概述 本章将从半导体基础知识出发介绍二极管、三极管和MOS管在开关状态下的工作特性。重点讲解目前应用广泛的CMOS门电路和TTL门电路，以及逻辑门电路在实际应用中应注意的问题。3.2 半导体器件的开关特性 3.2.1

28、 半导体二极管的开关特性 硅二极管的伏安特性曲线 二极管具有单向导电性 3.2.2 晶体三极管的开关特性 三极管可工作在截止、放大、饱和三种状态。在模拟电路中，三极管通常作为放大元件使用，工作在放大状态。在数字电路中，三极管作为电子开关，工作在饱和状态(等效于开关闭合)和截止状态(等效于开关断开)，并经常在饱和状态和截止状态之间通过放大状态快速转换。(a)三极管共发射极电路 (b)输出特性曲线 3.2.3 MOS管的开关特性 MOS管是由绝缘栅场效应晶体管构成的。场效应晶体管按沟道分可分为N沟道管和P沟道管。其中，在P型衬底上，利用光刻、扩散等方法，制作出两个N型区，并引出电极，分别称为源极S

29、和漏极D，同时在源极和漏极之间的二氧化硅SiO2绝缘层上，制作一个金属电极栅极G，便能得到N沟道MOS管。NMOS管开关等效电路 开关特性如下：当uGS小于开启电压UT时，MOS管工作在截止区，漏源极间电流iDS基本上为零，MOS管漏源极间相当于断开状态。当uGS大于开启电压UT时，MOS管工作在导通区，忽略导通电阻，漏源极间相当于短路状态，即开关闭合状态。3.3 分立元件门电路 1基本逻辑门电路 (1)二极管与门 (a)电路 (b)逻辑符号 A BY0 00 11 01 10001 与门真值表 (2)二极管或门(a)电路 (b)逻辑符号 A BY0 00 11 01 10111或门真值表 (

30、3)三极管非门电路(a)电路 (b)逻辑符号 AY0110非门真值表 2复合逻辑门电路 (1)与非门电路 逻辑图 逻辑符号 A BY0 00 11 01 11110与非门真值表 (2)或非门电路 逻辑图 逻辑符号 A BY0 00 11 01 11000或非门真值表 3.4 MOS逻辑门电路 3.4.1 CMOS反相器和传输门 1CMOS反相器 CMOS反相器 2CMOS传输门 电路 逻辑符号 3.4.2 CMOS与非门、或非门和异或门 1CMOS与非门 CMOS与非门电路 2CMOS或非门 CMOS或非门电路 3CMOS异或门 CMOS异或门逻辑图 3.4.3 CMOS漏极开路门电路和三态输

31、出门电路 1CMOS漏极开路门电路 在实际电路系统中，往往需要将CMOS逻辑门的输出端并联使用，实现线与逻辑功能。但是实际上输出端不能直接相连，为了使CMOS门电路的输出能直接连在一起，并实现正常逻辑功能，可采用漏极开路(OD)门实现。(a)电路 (b)逻辑符号OD门电路 OD门的主要特点：(1)漏极开路，工作时必须外接电源和电阻。(2)可以实现线与功能。(3)带负载能力强。OD门线与功能图 2CMOS三态输出门电路(a)电路 (b)逻辑符号 3.4.4 各种系列CMOS数字集成电路的比较 1CMOS数字集成电路的分类 24000系列和74HC系列CMOS集成电路的比较 3.4.5 CMOS门

32、电路的使用规则(1)在储存和运输CMOS器件时，一般用铝箔将器件包起来，或者放在铝箔内进行静电屏蔽。(2)安装调试CMOS器件时，电烙铁及示波器等工具和仪表均要可靠接地，焊接CMOS器件最好在电烙铁断电时用余热进行。(3)CMOS器件不用的输入端不能悬空，必须进行适当处理(接高电平或低电平，或与其他使用引脚相连)。(4)当CMOS电路接低内阻信号源时，钳位二极管可能会过流烧坏，在这种情况下，最好在信号源和CMOS输入端间串接限流电阻。(5)已安装调试好的CMOS器件插件板，最好不要频繁地从整机机架上拔下插上，尤其要注意不要在电源尚未切断的情况下，插拔CMOS器件插件板，平时不通电时也放在机架上

33、较为妥当。3.5 TTL逻辑门电路 3.5.1 反相器的基本电路 TTL反相器的基本电路 3.5.2 TTL与非门电路结构与工作原理 1TTL与非门的电路结构 TTL与非门电路 2工作原理 TTL与非门的优点是有效提高了工作速度，原理为：(1)采用多发射极三极管加快了存储电荷的消散过程。(2)采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。常用的TTL与非门有74系列的74LS00集成芯片 (a)外形引脚排列 (b)逻辑符号74LS00外形引脚排列及逻辑符号 3.5.3 TTL与非门的改进系列 174H系列 74H系列又称高速TTL系列。该系列有效提高了电路的开关速度，减小了传输延

34、迟时间。与标准74系列相比，电路采取了两项改进措施：输出级采用达林顿结构(由T3、T4组成两级射极输出)。大幅度降低了电路中电阻的阻值。减小电阻阻值带来的不利影响是增加了电路的静态功耗。274S系列 74S系列又称肖特基TTL系列。与标准74系列相比，为了进一步提高速度，电路采取了三项改进措施：输出级采用达林顿结构。采用了抗饱和三极管(又称肖特基三极管)。抗饱和三极管是由普通的双极型三极管和肖特基二极管(SBD)组合而成的。肖特基二极管正向压降很小，本身无电荷存储作用，开关时间极短(小于普通二极管的十分之一)。用 、组成有源泄放电路，减少了 的基极电流，也就减轻了 的饱和程度，从而加快其从导通

35、变为截止的过程。6TBRCR5T5T 374LS系列 474AS系列 574ALS系列3.5.4 集电极开路门和三态门 1OC门OC门电路 符号 OC门的应用 1.实现线与 线与逻辑图 2.实现电平转换 3.驱动非逻辑性负载 OC门实现电平转换 2三态门(a)电路 (b)E=0有效的逻辑符号 (c)E=1有效的逻辑符号三态输出与非门 三态门的应用 三态门用于总线传输 双向传输 3.5.5 TTL门电路的使用规则 (1)接插集成块时，要认清定位标记，不得插反。(2)电源电压使用范围为4.5V+5.5V之间。电源极性不允许接错。(3)闲置输入端处理方法：悬空，相当于正逻辑1。对于一般小规模集成电路

36、的数据输入端，允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。直接接电源电压VCC(也可以串入一只110k的固定电阻)或接至某一固定电压(2.4V4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。若前级驱动能力允许，可以与使用的输入端并联。(4)输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680时，输入端相当于逻辑0；当R4.7k时，输入端相当于逻辑1。对于不同系列的器件，要求的阻值不同。(5)输出端不允许并联使用(集电极开路门和三态输出门除外)。

37、否则不仅会使电路逻辑功能混乱，还会导致器件损坏。(6)输出端不允许直接接地或直接接5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至VCC，一般取R=35.1k。3.6 逻辑描述中的几个问题 3.6.1 正负逻辑问题 正负逻辑对应的门电路 3.6.2 基本逻辑门电路的等效符号及其应用 1与门及其等效符号 2或门及其等效符号 3.与非门及其等效符号 4.或非门及其等效符号3.7 逻辑门电路使用中的几个实际问题 3.7.1 各种门电路之间的接口问题 1TTL门驱动CMOS门 TTL门驱动CMOS门 2CMOS门驱动TTL门 方法一：将同一封装内的CMOS门并联

38、使用，以增大负载电流。方法二：在CMOS输出端增加一级CMOS同相输出缓冲器电路(如CC4010)作为驱动门。方法三：由三极管构成电流放大器作为接口电路。3.7.2 抗干扰措施 1多余输入端的处理 2去耦合滤波器 3接地和安装工艺 3.8 实例电路分析：水位指示器电路 水位指示电路 CD4069引脚图 本章小结 逻辑门电路是构成各种复杂数字电路的基本逻辑单元。掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。本章重点介绍了目前广泛使用的TTL和CMOS两类集成门电路。其中，TTL门电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。而CMOS

39、门电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。数 字 电 子 技 术第4章 组合逻辑电路 本章知识结构图 实例分析组合逻辑电路组合逻辑电路的分析组合逻辑电路的设计竞争冒险现象数据分配器常用组合集成电路数据选择器编码器译码器数值比较器算术运算电路第4章 组合逻辑电路 4.1 概述 4.2 组合逻辑电路的分析 4.3 组合逻辑电路的设计 4.4 组合逻辑电路中的竞争冒险 4.5 常用组合逻辑集成电路4.6 实例电路分析：LED发光电路 4.1 概述 数字逻辑电路按逻辑功能可分

40、为组合逻辑电路和时序逻辑电路两类。本章主要介绍组合逻辑电路的基本概念、特点、分析和设计方法以及常用的组合逻辑电路部件。所谓组合逻辑电路是指，由若干个基本逻辑门电路组合而成，且在任一时刻，输出状态仅取决于当前的输入状态，而与输出端过去的状态无关的复杂逻辑电路。组合逻辑电路的特点是：在电路结构上，不含记忆(存储)元件，并且输出信号没有反馈到输入端。在功能上，无记忆功能，任意时刻的输出状态只和当前时刻的输入状态有关，而和电路原来的输出状态无关。4.2 组合逻辑电路的分析 组合逻辑电路的分析步骤：(1)根据给定的逻辑图，写出输出端的逻辑函数表达式。根据给定的逻辑图，由输入级向后逐级递推，写出每个门的输

41、出对应于其输入的逻辑函数式，最后得出总输出端对应于输入信号的逻辑函数表达式。(2)化简与变换如果写出的逻辑函数表达式不是最简表达式，必须利用公式法或卡诺图法进行化简。(3)列真值表如果无法从逻辑函数表达式看出电路的逻辑功能，可将其转换为真值表形式。(4)分析说明对真值表或逻辑函数表达式进行分析和总结，用文字描述电路的逻辑功能。4.3 组合逻辑电路的设计 组合逻辑电路的设计步骤：(1)进行逻辑抽象 根据给定的逻辑功能，确定输入变量和输出变量，并分别用英文字母表示。逻辑赋值。分别用0和1表示输入、输出变量的两种对立状态。列逻辑真值表。写出逻辑函数式(2)选定设计所用器件的类型(3)化简或变换 依据

42、所选的逻辑器件类型，将逻辑函数式化简或变换为相应的最简形式。(4)画逻辑图 根据化简或变换后的逻辑函数式，画出相应的逻辑图。例:采用与非门设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：(1)进行逻辑抽象 确定输入和输出变量 输入变量为三个人的意见，分别用A、B、C表示。输出变量为表决结果，用Y表示。逻辑赋值A、B、C为1时，表示同意，为0时，表示反对；Y为1时，表示表决通过，为0时，表示表决否决。列逻辑真值表 写出逻辑函数式(2)选定设计所用器件的类型 与非门电路A B CY 0 0 0 0 0 1 0 1 0 0 1 11 0 01 0 1 1 1 0 1 1 10001011

43、1ABCCABCBABCAY(3)化简与变换(4)画逻辑图YABBCCAABBCCAABBC CA4.4 组合逻辑电路中的竞争冒险 4.4.1 产生竞争冒险的原因与门电路的竞争与冒险 或门电路的竞争与冒险4.4.2 竞争冒险现象的识别 1代数法 代数法是通过电路的逻辑函数式来检查电路是否存在冒险现象的方法。逻辑函数式如果存在某个变量的原变量，又存在它的反变量，这样就有存在冒险的可能。在一定的条件下，如果可改写成判别式 的形式，则存在“1”型冒险。如果可改写成判别式 的形式，则存在“0”型冒险。2卡诺图法 卡诺图法，首先要将逻辑函数化为与或表达式，作出其卡诺图，然后画出各与项对应的卡诺圈。若存在

44、两个卡诺圈相切，则可判断会有冒险现象发生。YAAYAA4.4.3 竞争冒险的消去方法 1选择可靠性高的码制 2引入封锁脉冲 3引入选通脉冲 4修改逻辑设计(增加冗余项)(1)代数法 (2)卡诺图法 5接入滤波电容4.5 常用组合逻辑集成电路 4.5.1 编码器 1二进制编码器 3位二进制编码器的逻辑图 2二十进制编码器 BCD码编码器的逻辑图(a)引脚图 (b)逻辑图 3位二进制优先编码器 3优先编码器4.5.2 译码器 1二进制译码器 74LS138集成译码器逻辑图 2 二-十进制译码器 二-十进制译码器74LS42的逻辑图 3显示译码器(a)字形结构 (b)共阴极接法 (c)共阳极接法七段

45、半导体数码管 七段显示译码器74LS48的逻辑图 4.5.3 数据分配器数据分配器的示意图 用74LS138作为集成数据分配器 4.5.4 数据选择器数据选择器示意图 八选一数据选择器74LS151的引脚图 4.5.5 数值比较器 1一位数值比较器 2集成数值比较器 4.5.6 算术运算电路 1半加器(a)逻辑图 (b)逻辑符号一位半加器 2全加器 全加器的逻辑符号 一位全加器的真值表 Ai Bi CiSi Ci+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1实例电路分析：LED发光电路 共阳极LED发光电路

46、本章小结 数字电路按照逻辑功能的不同可划分为两大类：组合逻辑电路和时序逻辑电路。本章主要介绍组合逻辑电路的分析、设计方法，组合逻辑电路中的竞争-冒险现象，以及一些常用的组合逻辑电路。组合逻辑电路是由各种逻辑门电路组合而成的没有记忆功能的电路。其特点是电路输出只与当时的输入状态有关，与电路的以前状态无关。所谓组合逻辑电路的分析，是指给定逻辑图，通过写出其逻辑函数式并化简列出真值表，分析所具有的逻辑功能。而组合逻辑电路的设计，是指根据给定的实际逻辑问题，将其抽象为逻辑函数式，并进行化简变换，最后用指定器件设计出相应功能的逻辑图。组合逻辑电路的竞争和冒险产生的原因是由于信号的传递有时间的延误，造成输

47、出的瞬间错误。分为0冒险和1冒险。介绍了冒险的判别和消除方法。可以通过逻辑函数式对只有一个变量发生变化情况进行判断。当函数式在一定条件下能转换成 或 的情况，电路就存在竞争-冒险；否则，电路不存在竞争-冒险。由于竞争-冒险，在电路中产生的尖峰脉冲是电路中的噪声，需要设法消除，常用的消除方法有：引入封锁脉冲；引入选通脉冲；修改逻辑设计；接入滤波电容。常用的组合逻辑电路有编码器、译码器、数据分配器、数据选择器、数值比较器和加法器等。介绍了上述常用组合逻辑电路的电路组成、逻辑功能及片间级联。YAAYAA数 字 电 子 技 术第5章 触发器 本章知识结构图 实例分析触发器按结构分类概述RS触发器D触发

48、器按逻辑功能分类JK触发器边沿触发器T触发器T触发器主从触发器第5章 触发器 5.1 概述 5.2 触发器的电路结构和工作原理 5.3 触发器的逻辑功能 5.4 实例电路分析 5.1 概述 5.1.1 基本RS锁存器(a)逻辑图 (b)逻辑符号或非门构成的基本RS锁存器(a)逻辑图 (b)逻辑符号与非门构成的基本RS锁存器 5.1.2 锁存器和触发器逻辑功能描述(1)状态表 状态表是用表格的形式描述触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。(2)特征方程 特征方程是描述锁存器和触发器次态与原态、输入信号之间逻辑关系的函数表达式。(3)状态转换图 状态转换图是用图形的

49、形式描述锁存器和触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。(4)波形图 波形图是指锁存器和触发器的输入输出波形图。锁存器和触发器逻辑功能的相同点：锁存器和触发器均为二进制存储单元电路。具有0和1两种稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制代码。锁存器和触发器逻辑功能的区别：锁存器对脉冲电平敏感，特定输入脉冲电平作用下状态改变。而触发器对脉冲边沿敏感，在时钟脉冲的上升沿或下降沿的变化瞬间状态改变。5.1.3 同步触发器 (a)逻辑图 (b)逻辑符号同步RS触发器5.2 触发器的电路结构和工作原理 5.2.1 主从触发器 1主从RS触发

50、器(a)电路结构 (b)逻辑符号主从RS触发器 2.主从JK触发器(a)电路结构 (b)逻辑符号主从JK触发器5.2.2 边沿触发器 1.维持阻塞D触发器(a)电路结构 (b)逻辑符号维持阻塞D触发器 2.CMOS主从结构的边沿触发器(a)电路结构 (b)逻辑符号CMOS主从结构的边沿触发器5.3 触发器的逻辑功能 5.3.1 RS触发器RS触发器的状态表 QnQ1n S R0 00 00 10 11 01 01 11 101 010101 0 1 0 0 1 1 RS触发器的状态转换图 5.3.2 D触发器QnQ1n D触发器的状态表 D001101 01 0 0 1 1 D触发器的状态转换