第十三章时序逻辑电路-PPT课件.ppt

1、 13.1寄存器寄存器 13.2二进制计数器二进制计数器 本章小结本章小结第十三章时序逻辑电路第十三章时序逻辑电路13.3十进制计数器十进制计数器 13.4时序逻辑电路的应用时序逻辑电路的应用 13.1.1数码寄存器数码寄存器1电路结构电路结构13.1寄存器寄存器 13.1寄存器寄存器 输入端输入端：D0 D3 是寄存器的数码输入端。是寄存器的数码输入端。输出端输出端：Q0 Q3 是寄存器的数据输出端。是寄存器的数据输出端。清零端清零端：各触发器的复位端连接在一起，作为寄存器的：各触发器的复位端连接在一起，作为寄存器的总清零端，低电平有效。总清零端，低电平有效。控制端控制端：4个触发器的时钟脉

2、冲输入端连接在一起，作个触发器的时钟脉冲输入端连接在一起，作为接收数码的控制端。为接收数码的控制端。数码寄存器（寄存器）数码寄存器（寄存器）：只具有接收、暂存数码和清除：只具有接收、暂存数码和清除原有数码的功能。原有数码的功能。（1）寄存数码前，寄存器应清零：令）寄存数码前，寄存器应清零：令 =0 0，Q0 Q3 均均为为 0 0 态。态。CR（2）寄存数码时，应使）寄存数码时，应使 =1 1。将待寄存的四位二进制。将待寄存的四位二进制数码数码 D0 D3 分别输入分别输入 D 触发器各自的输入端。当时钟信号触发器各自的输入端。当时钟信号 CP 的上升沿到来时，根据的上升沿到来时，根据 D 触

3、发器的逻辑功能触发器的逻辑功能 Qn+1=D，二，二进制数码得以输入寄存器。进制数码得以输入寄存器。CR在接收数码时，各位数码是同时输入；输出数码时，也在接收数码时，各位数码是同时输入；输出数码时，也是同时输出。因此，这种寄存器称为并行输入、并行输出数是同时输出。因此，这种寄存器称为并行输入、并行输出数码寄存器。码寄存器。3特点特点2工作过程工作过程（3）只要使）只要使 =1 1，CP=0 0，寄存器就处在保持状态。，寄存器就处在保持状态。完成了接收并暂存数码的功能。完成了接收并暂存数码的功能。CR13.1寄存器寄存器 13.1.2移位寄存器移位寄存器（1）右移寄存器）右移寄存器1单向移位寄存

4、器单向移位寄存器FF3 是最高位是最高位触发器，触发器，FF0 是最是最低位触发器，从左低位触发器，从左到右依次排列。到右依次排列。高位高位触发器的输出端触发器的输出端 Q 与低一位触发器的输入端与低一位触发器的输入端 D 相连。整相连。整个电路只有最高位触发器个电路只有最高位触发器 FF3 的输入端的输入端 D 接收输入的数码。接收输入的数码。电路组成电路组成13.1寄存器寄存器 工作原理工作原理假设初始状态假设初始状态 D0D1D2D3=00000000，要输入数据为，要输入数据为11011101；第一个第一个 CP 上升沿上升沿到来后到来后：D0=1 1 存入存入 FF3 ，Q3=1 1

5、，其他，其他三三个触发器保持个触发器保持 0 0 态不变。态不变。1 1000000。第二第二个个 CP 上升沿上升沿到来后到来后：D1 =0 0 移到移到 FF3 中，而中，而 Q3=1 1 移移到到 FF2 中，此时。中，此时。Q1、Q0 仍为仍为 0 态。态。01010000；接收数码前，接收数码前，寄存器应清零。令寄存器应清零。令 =0 0，则各位触，则各位触发器均为发器均为 0 0 态。接态。接收数码时，应使收数码时，应使 =1 1。CRCR13.1寄存器寄存器 第四个第四个 CP 上升沿上升沿到来后到来后：D3=1 1 移到移到 FF3 中，其余各位中，其余各位触发器依次右移，结果

6、触发器依次右移，结果 Q0Q1Q2Q3=10011001。第三个第三个 CP 上升沿上升沿到来后到来后：D2=1 1 移到移到 FF3 中，中，Q3=0 0 移移到到 FF2 中，中，Q2=1 1 移入移入 FF1，而，而 FF0 状态仍为状态仍为 0 0 态。态。1011010 0；13.1寄存器寄存器 状态表状态表CP输入输入 Q3 Q2 Q1 Q0012340 01 10 01 11 10 0 0 0 0 0 0 01 1 0 0 0 0 0 00 0 1 1 0 0 0 01 1 0 0 1 1 0 01 1 1 1 0 0 1 1 特点特点右移寄存器具有串行输入、串并行输出的功能。右

7、移寄存器具有串行输入、串并行输出的功能。又可从最低位的输出端处输出，只需要连续送入又可从最低位的输出端处输出，只需要连续送入 4 个个CP 脉冲，存放脉冲，存放 4 位数码将从低位到高位，依次从位数码将从低位到高位，依次从 Q0 串行输串行输出端处输出，这就是串行输出方式。出端处输出，这就是串行输出方式。从从 4 个触发器的输出端可同时输出个触发器的输出端可同时输出 4 位数码，即并行输位数码，即并行输出。出。13.1寄存器寄存器 波形图波形图13.1寄存器寄存器 （2）左移寄存器）左移寄存器串接顺序由低位到高位。寄存的数码从低位的串接顺序由低位到高位。寄存的数码从低位的 D 端输入，端输入，

8、从最高位的输出端串行输出。从最高位的输出端串行输出。电路组成电路组成13.1寄存器寄存器 工作原理工作原理假设存入数据假设存入数据 D3D2 D1D0=11011101。接收数码前，接收数码前，寄存器应清零。令寄存器应清零。令 =0 0，则各位触，则各位触发器均为发器均为 0 0 态。接态。接收数码时，应使收数码时，应使 =1 1。CRCR第一第一 CP 上升沿上升沿到来后到来后：Q3Q2Q1Q0=0000001 1。第二第二 CP 上升沿上升沿到来后到来后：Q3Q2Q1Q0 =00000101；第三第三 CP 上升沿上升沿到来后到来后：Q3Q2Q1Q0=0 011110 0。第四第四 CP

9、上升沿上升沿到来后到来后：Q3Q2Q1Q0 =11011101；13.1寄存器寄存器 2双向移位寄存器双向移位寄存器具有既能右移又能左移两种工作方式的寄存器，称为双具有既能右移又能左移两种工作方式的寄存器，称为双向移位寄存器。向移位寄存器。（1）集成集成 4 位双向移位寄存器位双向移位寄存器 CT74LS194 的外引线排的外引线排列列M0、M1 为工作方式控制为工作方式控制端，其取值不同，功能不同：端，其取值不同，功能不同：保持、右移、左移及并行输入。保持、右移、左移及并行输入。13.1寄存器寄存器 （2）CT74LS19 逻辑功能表逻辑功能表（3）工作过程分析）工作过程分析 M1M0=11

10、11，寄存器处于并行输入工作方式，寄存器处于并行输入工作方式，CP 上升沿上升沿将并行输入的数据将并行输入的数据 D0 D3 传送到寄存器的并行输出端。传送到寄存器的并行输出端。CR1M0M功功 能能0 01 11 11 11 1 0 0 0 00 0 1 11 1 0 01 1 1 1清清 零零保保 持持右右 移移左左 移移并行输入并行输入 M1M0=0101，右移，右移，CP 上升沿，上升沿，DSR 右移输入端的串行右移输入端的串行输入数据依次右移。输入数据依次右移。M1M0=0000，寄存器中的数据保持不变。，寄存器中的数据保持不变。M1M0=1010，左移，左移，CP上升沿，上升沿，D

11、SL 左移输入端的串行输左移输入端的串行输入数据依次左移。入数据依次左移。13.1寄存器寄存器 13.2二进制计数器二进制计数器 1电路组成电路组成13.2.1异步二进制加法计数器异步二进制加法计数器（1）分析：结构特点低位触发器）分析：结构特点低位触发器 Q 端接至高位触发端接至高位触发器的器的 C 端。端。（2）J=K=1 1，Qn+1=翻转功能。翻转功能。nQ 2工作原理工作原理（1）当第一个当第一个 CP 脉冲下降沿到来时脉冲下降沿到来时，FF0 翻转，翻转，Q0 由由 0 0 变为变为 1 1。而。而 Q0 的正跳变信号对触发器不起作用，的正跳变信号对触发器不起作用，FF1、FF2

12、保持保持原态。计数器状态为原态。计数器状态为 001001。（2）当第二个当第二个 CP 脉冲下降沿到来时脉冲下降沿到来时，FF0 再次翻转，再次翻转，Q0 由由 1 1 变为变为 0 0。Q0 是负跳变信号，作用到是负跳变信号，作用到 FF1 的的 C 端，使端，使 FF1 状态状态翻转，翻转，Q1 由由 0 0 变为变为 1 1。而。而 FF2 仍保持原态不变。计数器状态为仍保持原态不变。计数器状态为010010。接收数码前，接收数码前，寄存器应清零。令寄存器应清零。令 =0 0，则，则Q2Q1Q0=0 0。CR13.2二进制计数器二进制计数器（3）按此规律，当第七个）按此规律，当第七个

13、CP 脉冲输入后，计数器的状脉冲输入后，计数器的状态为态为 111111，再输入一个，再输入一个 CP 脉冲，计数器的状态又恢复脉冲，计数器的状态又恢复 000000。13.2二进制计数器二进制计数器 3状态表状态表2Q1Q0Q输入输入 CP 脉冲脉冲序号序号00 00 00 010 00 01 120 01 10 030 01 11 141 10 00 051 10 01 161 11 10 071 11 11 180 00 00 013.2二进制计数器二进制计数器 4波形图波形图5特点特点计数器是递增计数的，且从计数脉冲的输入到完成计数计数器是递增计数的，且从计数脉冲的输入到完成计数器状态

14、的转换，各触发器的状态是由低位到高位，逐次翻转器状态的转换，各触发器的状态是由低位到高位，逐次翻转的，不是随计数脉冲的输入，各触发器状态同时翻转，所以的，不是随计数脉冲的输入，各触发器状态同时翻转，所以称为异步加法计数器。称为异步加法计数器。13.2二进制计数器二进制计数器 1电路组成电路组成13.2.2异步二进制减法计数器异步二进制减法计数器结构特点：低位触发器端结构特点：低位触发器端 接至高位触发器的接至高位触发器的 C 端。端。Q13.2二进制计数器二进制计数器 2工作原理工作原理（1）当低位触发器的状态当低位触发器的状态 Q 由由 0 0 变为变为 1 1 时时，而由，而由 1 1 变

15、变为为 0 0 即为负跳变脉冲，高一位触发器的即为负跳变脉冲，高一位触发器的 C 端接收到这个负跳端接收到这个负跳变信号，发生翻转。变信号，发生翻转。（2）当低位触发器的状态由当低位触发器的状态由 1 1 变为变为 0 0 时时，高一位触发器，高一位触发器将收到正跳变信号，其状态保持不变。将收到正跳变信号，其状态保持不变。13.2二进制计数器二进制计数器 3状态表状态表2Q1Q0Q输入输入 CP 脉冲序号脉冲序号00 00 00 011 11 11 121 11 10 031 10 01 141 10 00 050 01 11 160 01 10 070 00 01 180 00 00 013

16、.2二进制计数器二进制计数器 4特点特点计数器是递减计数的，各触发器状态不是同时翻转，所计数器是递减计数的，各触发器状态不是同时翻转，所以称为异步二进制减法计数器。以称为异步二进制减法计数器。异步计数器的电路简单，各触发器状态的改变是逐行进异步计数器的电路简单，各触发器状态的改变是逐行进行的，计数速度慢。行的，计数速度慢。13.2二进制计数器二进制计数器 1电路组成电路组成13.2.3二进制同步加法计数器二进制同步加法计数器同步计数器同步计数器：将计数脉冲送到每个触发器的时钟脉冲输：将计数脉冲送到每个触发器的时钟脉冲输入端入端 CP 处，使各个触发器的状态变化与计数脉冲同步，这处，使各个触发器

17、的状态变化与计数脉冲同步，这种方式组成的计数器称为同步计数器。种方式组成的计数器称为同步计数器。13.2二进制计数器二进制计数器 3计数过程计数过程2分析逻辑关系分析逻辑关系1=00KJ011QKJ=0122QQKJ=（1）当第一个当第一个 CP 脉冲到来后脉冲到来后，FF0 的状态由的状态由 0 0 变为变为 1 1。而而CP 到来前，到来前，Q0、Q1 均为均为 0 0，所以，所以，CP 到来后，到来后，FF0、FF1 保持保持 0 0 态不变。计数器状态为态不变。计数器状态为 001001。即。即 计数器工作前应先清零，初始状态为计数器工作前应先清零，初始状态为 000000。1=011

18、QKJ0=0122QQKJ13.2二进制计数器二进制计数器触发器序号触发器序号翻转条件翻转条件JK 端逻辑关系端逻辑关系FF0FF1FF2来一个计数脉冲就翻转一次来一个计数脉冲就翻转一次Q0=1 1Q0=Q1=1 1（2）当第二个当第二个 CP 脉冲到来后，脉冲到来后，则则FF0 由由 1 1 变为变为 0 0。FF1 状态翻转，由状态翻转，由 0 0 变为变为 1 1。而。而 FF2仍保仍保持持 0 0 态不变。计数态不变。计数器状态为器状态为 010010。同。同时时 0=0122QQKJ（3）当第三个当第三个 CP 脉冲到来后脉冲到来后，只有，只有 FF0 的状态由的状态由 0 0 变变

19、为为 1 1，FF1、FF2 保持原态不变。计数器状态为保持原态不变。计数器状态为 011011。同时。同时1=011QKJ1=2122QQKJ13.2二进制计数器二进制计数器0=011QKJ（4）当第四个计数脉冲到来后当第四个计数脉冲到来后，三个触发器均翻转，计，三个触发器均翻转，计数状态为数状态为 100100。（5）在第七个在第七个 CP 脉冲到来后脉冲到来后，计数状态变为，计数状态变为 111111，再，再送入一个送入一个 CP 脉冲，计数恢复为脉冲，计数恢复为 000000。4特点特点同步计数器各个触发器的状态转换，与输入的计数脉冲同步计数器各个触发器的状态转换，与输入的计数脉冲CP

20、 同步，具有计数速度快的特点。同步，具有计数速度快的特点。13.2二进制计数器二进制计数器 13.2.4集成二进制计数器简介集成二进制计数器简介14 位异步二进制计数器位异步二进制计数器 CT74LS293（1）外引线排列）外引线排列（2）功能表）功能表Q1 Q3：输出端。输出端。NC：空脚。：空脚。ROA、ROB：复位端复位端。OAROBR输输 入入输输 出出 CPQ3 Q2 Q1 Q01 11 10 0 0 0 0 00 00 00 0加法加法计数计数加法加法计数计数13.2二进制计数器二进制计数器（3）说明）说明 ROA=ROB=1 1时，不论时，不论 CP0、CP1 何种状态，计数清何

21、种状态，计数清零，零，Q3Q2Q1Q0 =00000000。0CP1CP1CP 当当 ROA=0 0 或者或者 ROB=0 0 时，电路在时，电路在 、脉冲的脉冲的下降沿作用下，进行计数操作：若将下降沿作用下，进行计数操作：若将 与与 Q0 相连，计数脉相连，计数脉冲从冲从 输入，数据从输入，数据从 Q3、Q2、Q1、Q0 端输出，电路为端输出，电路为 4位异步二进制加法计数器；若计数脉冲从位异步二进制加法计数器；若计数脉冲从 输入，数据从输入，数据从Q3、Q2、Q1 端输出，电路为端输出，电路为 3 位异步二进制加法计数器。位异步二进制加法计数器。0CP1CP13.2二进制计数器二进制计数器

22、（1）外引线排列）外引线排列24 位同步二进制计数器位同步二进制计数器 CT74LS193 Q0 Q3：数码输出端。：数码输出端。BOCO：进位输出端。：进位输出端。：借位输出端。：借位输出端。D0 D3：数码输入端。：数码输入端。：置数控制端，低电平有效置数控制端，低电平有效。CP+：加法计数时计数脉冲的输入端。加法计数时计数脉冲的输入端。CP-：减法计数时计数脉冲输入端减法计数时计数脉冲输入端。LD13.2二进制计数器二进制计数器（2）功能表功能表输输 入入输输 出出CRCP+CP-D0D1D2D3Q0Q1Q2Q31 10 00 00 00 00 0 0 0d0d1d2d3d0d1d2d3

23、0 0 1 11加法计数加法计数0 0 1 11减法计数减法计数LD13.2二进制计数器二进制计数器（3）说明）说明 当当 CR =1 1 时，计数器置零时，计数器置零。当当 CR =0 0 时，计数器输出状态与时，计数器输出状态与 、CP+与与 CP-有关。有关。LD 当当 =0 0 时，输出端状态与输入端时，输出端状态与输入端 d0 d3 的状态相同，的状态相同，达到预置数码之目的；达到预置数码之目的；LD 当当 =1 1 时，若计数脉冲从时，若计数脉冲从 CP+端输入则进行加法计数；端输入则进行加法计数；若计数脉冲从若计数脉冲从 CP-端输入则进行减法计数。端输入则进行减法计数。LD13

24、.2二进制计数器二进制计数器 13.3.1二二十进制编码十进制编码13.3十进制计数器十进制计数器1用二进数码表示十进制数的方法，称为用二进数码表示十进制数的方法，称为二一十进制二一十进制编码。编码。2表示十进制计数至少要用四位二进制数。表示十进制计数至少要用四位二进制数。38421BCD 码：码：8、4、2、1是各位的是各位的“权权”。1电路组成电路组成13.3.2异步十进制加法计数器异步十进制加法计数器13.3十进制计数器十进制计数器 根据根据 3 位二进制异步计数器的工作原理，位二进制异步计数器的工作原理，000000 111111 的跳的跳变过程，结合十进制异步计数器的第变过程，结合十

25、进制异步计数器的第 4 位的位的 J 控制端的特点，控制端的特点，学生不难理解当第学生不难理解当第 8 个计数脉冲作用时计数器状态为个计数脉冲作用时计数器状态为 10001000，第第 10 个计数脉冲作用时计数器返个计数脉冲作用时计数器返 0 0 的道理。的道理。2工作原理工作原理13.3十进制计数器十进制计数器 13.3.3集成十进制计数器简介集成十进制计数器简介1可预置数码的十进制计数器可预置数码的十进制计数器 CT74LS160（1）外引线排列）外引线排列13.3十进制计数器十进制计数器（2）功能表功能表CRLDPCPTCP输输 入入输输 出出CPD3D2D1D0Q3Q2Q1Q00 0

26、0 00 00 00 01 1 0 0d3d2d1d0d3d2d1d01 1 1 11 11 1加法计数加法计数1 1 1 10 0保持保持1 11 10 0保持保持13.3十进制计数器十进制计数器（3）说明）说明 =0 0 时，计数器清零时，计数器清零,。CR0000=0123QQQQ 当当 =1 1，而，而 =0 0 时，计数器进行预置数码的操作。时，计数器进行预置数码的操作。CRLD 当当 =1 1，而，而 CPT=CPP=1 1时，计数器执行加时，计数器执行加法计数操作。法计数操作。CRLD 当当 =1 1，而，而 CPT 或或 CPP 有一个是低电平时者有一个是低电平时者说说 0 0

27、 时，不论其余各端的状态如何，计数器保持原来状态不时，不论其余各端的状态如何，计数器保持原来状态不变。变。CRLD13.3十进制计数器十进制计数器 2可预置数码的二可预置数码的二五五十进制计数器十进制计数器 CT74LS196（1）外引线排列）外引线排列13.3十进制计数器十进制计数器（2）功能表）功能表CRLD/CTCP输输 入入输输 出出D0D1D2D3Q0Q1Q2Q31 10 00 00 00 00 0 0 0d0d1d2d3d0d1d2d30 0 1 1加法计数加法计数13.3十进制计数器十进制计数器（3）说明）说明 =0 0 时，计数器清零时，计数器清零,。CR0000=0123QQ

28、QQ CT/端加高电平端加高电平 1 1 时，当作用在时，当作用在 、端的触端的触发脉冲下降沿到来后，进行以下计数操作：发脉冲下降沿到来后，进行以下计数操作：LD CT/是计数、置数控制端。为是计数、置数控制端。为 0 0 时进行预置数码时进行预置数码操作。操作。LD0CP1CPa十进制计数。参看真值表。十进制计数。参看真值表。13.3十进制计数器十进制计数器 b二、五进制计数。二、五进制计数。0CP从从 输入，输入，Q1 Q3 输出为五进制计数器。输出为五进制计数器。从从 输入，输出输入，输出 Q0 是是 1 1 位二进制计数器。位二进制计数器。1CP13.3十进制计数器十进制计数器c双五进

29、制计数器。双五进制计数器。将将 与与 Q3 相接，计数脉冲从相接，计数脉冲从 端输入。端输入。0CP1CP CP 序号序号Q0Q1Q2Q300 00 00 00 010 00 00 01 120 00 01 10 030 00 01 11 140 01 10 00 051 10 00 00 061 10 00 01 171 10 01 10 081 10 01 11 191 11 10 00 0100 00 00 00 0双五进制计数器双五进制计数器真值表如表所示。真值表如表所示。13.3十进制计数器十进制计数器 13.4时序逻辑电路的应用时序逻辑电路的应用13.4.1环形脉冲分配器环形脉冲分

30、配器2工作原理工作原理CR1000=3210QQQQ电路在电路在 CP 脉冲的连续作用下，输出端脉冲的连续作用下，输出端 Q0 Q3 将轮流出将轮流出现高电平现高电平 1 1，所以称之为环形脉冲分配器。，所以称之为环形脉冲分配器。1电路组成电路组成（1 1）首先使首先使 M0M1=1111，电路处在并行输入工作方式。电路处在并行输入工作方式。令令 =1 1，当，当 CP 脉冲上升沿脉冲上升沿到来后，输入端到来后，输入端 D0 D3 的信的信号 状 态 被 移 入 寄 存 器，号 状 态 被 移 入 寄 存 器，即即 。（2）进入工作时，）进入工作时，M0M1=1010，电路处在，电路处在右移工

31、作状态。因为右移工作状态。因为 DSR=Q3，所以，所以 Q3 的状的状态移入态移入 Q0。Q0 的高电的高电平平 1 1 将随将随 CP 脉冲的不脉冲的不断输入，在断输入，在 Q3 Q0 之之间依次轮流出现。间依次轮流出现。13.4时序逻辑电路的应用时序逻辑电路的应用 3状态表状态表CP序号序号 M0 M1DSR（Q3）Q0 Q1 Q2 Q3012341110101010000101000010 00 01000011000在在 CP 脉冲的连续作用下，脉冲的连续作用下，Q0 Q3 按一定的时间节拍，顺按一定的时间节拍，顺序输出高电平序输出高电平 1 1。4功能功能13.4时序逻辑电路的应用

32、时序逻辑电路的应用 13.4.2频率计频率计1功能功能框图框图 12ttNf-=13.4时序逻辑电路的应用时序逻辑电路的应用N 为为 t1 t2 期间待测脉冲的个数。期间待测脉冲的个数。测量信号频率。待测脉冲频率为：测量信号频率。待测脉冲频率为：2取样脉冲产生电路组成取样脉冲产生电路组成13.4时序逻辑电路的应用时序逻辑电路的应用 取样脉冲产生电路作为信号源，提供基准。实际上，取取样脉冲产生电路作为信号源，提供基准。实际上，取样脉冲发生器是一个能对晶体谐振器产生的高频信号实施整样脉冲发生器是一个能对晶体谐振器产生的高频信号实施整形，并经多次分频形成基准秒脉冲的电路。该信号与待测脉形，并经多次分

33、频形成基准秒脉冲的电路。该信号与待测脉冲一同进入冲一同进入与与门，只有在脉冲存在期间的那一部分，才能通门，只有在脉冲存在期间的那一部分，才能通过过与与门，这就锁定了一秒钟的待测脉冲数。最后经过计数、门，这就锁定了一秒钟的待测脉冲数。最后经过计数、译码、显示电路的作用显示出频率数。译码、显示电路的作用显示出频率数。3工作原理工作原理13.4时序逻辑电路的应用时序逻辑电路的应用 13.4.3数字钟数字钟数字钟是人们常数字钟是人们常见的数字电路用品。见的数字电路用品。一般数字钟是指以晶一般数字钟是指以晶振为秒脉冲发生器，振为秒脉冲发生器，以数字显示时、分、以数字显示时、分、秒，需要时还可以显秒，需要

34、时还可以显示年、月、日的计时示年、月、日的计时工具。工具。2电路组成电路组成1功能功能13.4时序逻辑电路的应用时序逻辑电路的应用（1）秒脉冲电路工作原理与频率计相同。）秒脉冲电路工作原理与频率计相同。（2）有秒、分、时三路计数、译码、显示电路，分别显）有秒、分、时三路计数、译码、显示电路，分别显示秒、分、时。秒脉冲通过六十进制计数器显示示秒、分、时。秒脉冲通过六十进制计数器显示 0 59 s。（3）秒脉冲通过六十进制计数器，发出进位信号，即分）秒脉冲通过六十进制计数器，发出进位信号，即分信号，显示信号，显示 0 59 min。3工作原理工作原理（5）按照需要还可以增设计数、译码、显示电路，显

35、示按照需要还可以增设计数、译码、显示电路，显示日、月、年。日、月、年。（4）分信号通过十二进制计数显示）分信号通过十二进制计数显示 1 12 h，也可通过，也可通过二十四进制计数器显示二十四进制计数器显示 1 24 h。13.4时序逻辑电路的应用时序逻辑电路的应用 本章小结本章小结2寄存器具有接收、寄存和输出数码的功能。本章介绍寄存器具有接收、寄存和输出数码的功能。本章介绍了两类寄存器：数码寄存器和移位寄存器。数码寄存器采用了两类寄存器：数码寄存器和移位寄存器。数码寄存器采用并行输入、并行输出的方式，接收、存储和输出数码，它没并行输入、并行输出的方式，接收、存储和输出数码，它没有移位的逻辑功能

36、。移位寄存器不仅具有数码寄存器存储信有移位的逻辑功能。移位寄存器不仅具有数码寄存器存储信息的功能，而且还具有数码移位的逻辑功能。息的功能，而且还具有数码移位的逻辑功能。1时序逻辑电路的特点：（时序逻辑电路的特点：（1）时序逻辑电路的输出状）时序逻辑电路的输出状态不仅与当时的输入状态有关，而且还与电路的原来状态有态不仅与当时的输入状态有关，而且还与电路的原来状态有关。（关。（2）从电路结构上来看，时序逻辑电路一定包含触发器。）从电路结构上来看，时序逻辑电路一定包含触发器。3计数器是递减计数的，各触发器状态不是同时翻转，计数器是递减计数的，各触发器状态不是同时翻转，所以称为异步二进制减法计数器。异

37、步计数器的电路简单，所以称为异步二进制减法计数器。异步计数器的电路简单，各触发器状态的改变是逐行进行的，计数速度慢。各触发器状态的改变是逐行进行的，计数速度慢。同步计数同步计数器各个触发器的状态转换，与输入的计数脉冲器各个触发器的状态转换，与输入的计数脉冲 CP 同步，具同步，具有计数速度快的特点。有计数速度快的特点。4计数器具有对输入的时钟脉冲进行计数的功能。计数计数器具有对输入的时钟脉冲进行计数的功能。计数器可分为二进制计数器和非二进制计数器、异步计数器和同器可分为二进制计数器和非二进制计数器、异步计数器和同步计数器、加法计数器和减法计数器等类别。二进制计数器步计数器、加法计数器和减法计数器等类别。二进制计数器是构成各种计数器的基础。是构成各种计数器的基础。谢谢！