精品PPT课件-第8章80C5单片机行系统扩展技术.ppt

1、128.1 80C518.1 80C51系列单片机的并行系统扩展概述系列单片机的并行系统扩展概述 8.1.1 80C518.1.1 80C51系列单片机的并行系统扩展能力系列单片机的并行系统扩展能力 8.1.2 8.1.2 地址的锁存地址的锁存 8.1.3 8.1.3 存储器空间地址存储器空间地址 8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法 8.2.1 8.2.1 程序存储器的扩展程序存储器的扩展 8.2.2 8.2.2 数据存储器的扩展数据存储器的扩展 8.2.3 8.2.3 数据存储器和程序存储器的统一编址数据存储器和程序存储器的统一编址8.3 8.3 外部外部I/0I/0口

2、的扩展方法口的扩展方法 8.3.1 8.3.1 对对I/OI/O口的编程指令口的编程指令 8.3.2 8.3.2 简单并行简单并行I/OI/O接口扩展接口扩展 8.3.3 81C558.3.3 81C55可编程可编程I/OI/O接口及扩展技术接口及扩展技术 8.3.4 82C558.3.4 82C55可编程接口电路的扩展可编程接口电路的扩展目录目录第第8 8章章80C5180C51单片机并行系统扩展技术单片机并行系统扩展技术38.08.0单片机最小应用系统单片机最小应用系统 单片机最小应用系统单片机最小应用系统是在简单的应用场合，以最简便的电路就可以满足其要求，它只需要一片单片机芯片再配上时钟

3、电路和复位电路即可构成。结构简单，价格便宜，使用非常方便。1 1、8051/87518051/8751最小应用系统最小应用系统S8051/8751片内有4KB的掩模ROM/EPROM，其自身可以构成最小应用系统，只要加上复位电路、时钟电路、/EA引脚接高电平，即可通电工作。S内部存储器只有128字节的内部RAM和一些特殊功能寄存器以及4KB的内部ROM。4最小应用系统具有以下特点：最小应用系统具有以下特点：1 1）系统结构简单、可靠；）系统结构简单、可靠；2 2）有大量的）有大量的I/OI/O线供用户使用，线供用户使用，P0-P3P0-P3口共口共3232根根I/OI/O均可作为输入均可作为输

4、入/输出线使用。输出线使用。3 3）内部存储容量有限，只有）内部存储容量有限，只有128B128B的内部的内部RAMRAM和一些特殊功能即存期以及和一些特殊功能即存期以及4KB4KB的的内部内部ROM/EPROMROM/EPROM。52 2、80318031最小应用系统最小应用系统l8031片内无驻留无驻留ROMROM，所以必须扩展程序存储器，常选用EPROM芯片。l在扩展程序存储器时，必须接上地址锁存器地址锁存器。6l系统包括80318031、2764EPROM2764EPROM、74LS37374LS373地址锁存器地址锁存器、时钟电路时钟电路和复位电路复位电路。l/EA引脚接地，使CPU

5、只能选择外部程序存储器，并执行ROM中的程序。lALE引脚接74LS373的G端。EA7 本节内容本节内容8.1.1 80C518.1.1 80C51系列单片机的并行系统扩展能力系列单片机的并行系统扩展能力8.1.2 地址的锁存 8.1.3 存储器空间地址8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述88.1.1 80C518.1.1 80C51系列单片机的并行系统扩展能力系列单片机的并行系统扩展能力 对于小型的控制及检测系统，利用单片机自身的硬件资源就够了，但对于一些较大的应用系统，往往还需要扩展一些存储器、及并行口等外围芯片，以补充单片机硬件资源的不

6、足。80C51单片机的地址线有P2口和P0口提供，共16位，故其片外可扩展的存储器最大容量为64KB64KB，地址为0000H0000HFFFFHFFFFH。由于51单片机访问片外数据存储器和程序存储器的指令及控制信号不同，故允许两者地址重合。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述9 本节内容本节内容8.1.1 80C51系列单片机的并行系统扩展能力8.1.2 8.1.2 地址的锁存地址的锁存 8.1.3 存储器空间地址8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述108.1.28.1.2地址的锁存地址的锁

7、存一、锁存的作用一、锁存的作用 80C51系列单片机以三总线三总线(地址总线、数据总线、控制总线地址总线、数据总线、控制总线)方法外扩展存储器及外部I/O口芯片。l地址总线的高地址总线的高8 8位（位（A15A15A8A8）通过）通过P2P2口输出。口输出。l数据总线（数据总线（D7D7D0D0）和地址总线（）和地址总线（A7A7A0A0）低）低8 8位通过位通过P0P0口分时输出口分时输出。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述11 在基本扩展电路中，P0口是数据总线和低8位地址总线分时复用口，需要用到地址锁存器地址锁存器。P0P0口采用分时复

8、用的方法：口采用分时复用的方法：CPU先从P0口输出低8位地址，从P2口输出高8位地址，从而利用PO口线和P2口线的高低电平的状态来确定具体访问的存储器空间位置，再从P0口读写数据。所以，只有通过地址锁存器把P0口首先输出的低8位地址锁存起来，才能实现PO口的复用功能。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述12二、锁存器二、锁存器 l常用地址锁存器有74LS373、74LS573、74LS273和8282等。l74LS373和74LS573功能一样，只是芯片引脚的排列不同，都是带有三态门的、双列直插20引脚的8D锁存器。8.18.1 80C518

9、0C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述74LS373的引脚排列74LS373的内部结构13 74LS373的引脚符号和功能如下：1)D71)D7D0:D0:三态门输入端。8位数据输入线。2)Q72)Q7Q0:Q0:三态门输出端。8位数据输出线。3)GND:3)GND:接地端。4)VCC:4)VCC:电源端。5)/OE:5)/OE:三态门使能端。数据输出允许信号。l/OE=0,/OE=0,三态门输出为标准三态门输出为标准TTLTTL电平；电平；l/OE=1,/OE=1,三态门输出高阻态。三态门输出高阻态。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机

10、并行系统扩展概述146)G:6)G:8D锁存器控制端。数据输入锁存选通信号。lG=1G=1，Qi=Di(iQi=Di(i=1=1，2 28)8)，锁存器处于透明工作状态，即锁存器的输出状态随数，锁存器处于透明工作状态，即锁存器的输出状态随数据输入端的变化而变化。据输入端的变化而变化。l当当G G端由端由1 1变变0 0时，数据被锁存起来，此时输出端时，数据被锁存起来，此时输出端QiQi不再随输入端的变化而变化，不再随输入端的变化而变化，而一直保持锁存前的值不变。而一直保持锁存前的值不变。G端可直接与单片机的锁存控制信号端ALE相连，在ALE的下降沿进行地址锁存。74LS373的逻辑功能表见表8

11、-1。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述表8-1 74LS373的逻辑功能表15 地址锁存器一般采用74LS373，采用74LS373的地址总线的扩展电路如下图。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述16 本节内容本节内容8.1.1 80C51系列单片机的并行系统扩展能力8.1.2 地址的锁存 8.1.3 8.1.3 存储器空间地址存储器空间地址8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述178.1.38.1.3存储器空间地址存储器空间地址 无论ROM和

12、RAM哪种存储器芯片只要连接在系统中，单片机对其任意一个单元操作都需要先确定其地址空间。虽然二者地址形式重叠，但是访问ROM和RAM的控制总线不同、指令不同，因此CPU完全能够准确区分二者。如：某存储器芯片具有2KB个单元，本身需要11条地址线(A10A0)，一般让其与单片机的P2.2P2.2P2.0P2.0和P0.7P0.7P0.0P0.0连接，将单片机剩下的P2.7P2.3地址线留下来承担区别芯片的任务，即完成片选功能。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述18 MCS-51发出的地址是用来选择某个存储器单元进行读写，要完成这种功能，必须进行

13、两种选择：片选、单元选择。扩展芯片的片选方法分为线选法线选法和译码法译码法两种类型。一、线选法一、线选法线选法线选法是将剩余的高位地址线作为存储器芯片（或I/O接口芯片）的片选信号。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述198.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述【例【例8-18-1】现有】现有2K2K*8 8位存储器芯片，需扩展位存储器芯片，需扩展8K8K*8 8位存储结构，位存储结构，要求采用线选法进行扩展。要求采用线选法进行扩展。解：扩展8KB8KB的存储器结构需2KB2KB的存储器芯片4 4片

14、片。2KB的存储器共1111根地根地址线址线与单片机P2P2口的低口的低3 3位位(P2.2(P2.2、P2.1P2.1、P2.0)P2.0)和和POPO口连接口连接。单片机的P2.3P2.3、P2.4P2.4、P2.5P2.5、P2.6P2.6分别与4个芯片的片选端连接，如图8-4所示。208.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述图8-4 用线选方式实现片选218.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述图中：图中：l1、2、3、4都是2KB的存储器芯片；l地址线A10A0实现片内寻址，地址空间为2KB；

15、l用4根高位地址线P2.3、P2.4、P2.5、P2.6与4个芯片的/CE端相连，实现片选，均为低电平有效。l为了不出现寻址错误，当P2.3、P2.4、P2.5、P2.6中有一根地址线为低电平时，其余三根地址线必须为高电平，也就同类存储器每次只能有一个芯片被选中工作。228.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述 现假设剩下的一根高位地址线A15接为低电平，这样可得到如表8-2所示的四个芯片的地址分配。238.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述线选法优点：线选法优点：电路简单，不需另外增加硬件电路，体积

16、小，成本低，在简电路简单，不需另外增加硬件电路，体积小，成本低，在简单的场合有实用价值。单的场合有实用价值。线选法缺点：线选法缺点：l片的地址空间相互之间可能不连续，不能充分利用微处理器的内存空间。片的地址空间相互之间可能不连续，不能充分利用微处理器的内存空间。(原因：用做片选信号的高位地址线的信号状态得不到充分利用。原因：用做片选信号的高位地址线的信号状态得不到充分利用。)l容易出现地址重叠现象；容易出现地址重叠现象；l并且可作片选的高位地址线有限，可寻址的器件数目受到限制。并且可作片选的高位地址线有限，可寻址的器件数目受到限制。因此，线选法只适于外扩芯片不多，规模不大的单片机系统。因此，线

17、选法只适于外扩芯片不多，规模不大的单片机系统。24例：某一系统，需要外扩例：某一系统，需要外扩8KB8KB的的EPROMEPROM（2 2片片27322732），），4KB4KB的的RAMRAM（2 2片片61166116），），这些芯片与这些芯片与MCS-51MCS-51单片机地址分配有关的地址线连线，电路如下图。单片机地址分配有关的地址线连线，电路如下图。补充实例补充实例1 12527322732：4KB4KB程序存储器，有程序存储器，有1212根根地址线地址线A0A0A11A11，分别与单片机的，分别与单片机的P0P0口及口及P2.0P2.0P2.3P2.3口相连。口相连。2732(1)

18、2732(1)的片选端接的片选端接A15(P2.7)A15(P2.7)，2732(2)2732(2)的片选端接的片选端接A14(P2.6)A14(P2.6)。61166116：2KB2KB数据存储器，需要数据存储器，需要1111根地址线作为单元的选择，分别根地址线作为单元的选择，分别与单片机的与单片机的P0P0口及口及P2.0P2.0P2.2P2.2口口相连。相连。6116(1)6116(1)的片选端接的片选端接A12(P2.4)A12(P2.4)，6116(2)6116(2)的片选端接的片选端接A13(P2.5)A13(P2.5)。补充实例补充实例1 126当要选中某个芯片时，单片机当要选中

19、某个芯片时，单片机P2P2口对应的片选信号引脚应为低电平，其它口对应的片选信号引脚应为低电平，其它引脚要为高电平。引脚要为高电平。两片程序存储器的地址范围：两片程序存储器的地址范围：2732（1）的地址范围：7000H7FFFH;（A15=0 A14=1 A13=1 A12=1）2732（2）的地址范围:B000HBFFFH;（A15=1 A14=0 A13=1 A12=1）6116（2）的地址范围：D800HD800HDFFFHDFFFH。（A15=1 A14=1 A13=0 A12=1）6116（1）的地址范围：E800HE800HEFFFHEFFFH;（A15=1 A14=1 A13=1

20、 A12=0）A11?A11?61166116（2 2）的地址范围：）的地址范围：D000HD000HD7FFHD7FFH。61166116（1 1）的地址范围：）的地址范围：E000HE000HE7FFH;E7FFH;补充实例补充实例1 127线选法扩展16K字节RAM和16K字节EPROM电路图补充实例补充实例2 228二、译码法二、译码法l译码法：译码法：通过译码器对系统的高位地址进行译码，以其译码输出信号 来选通相应的存储器芯片。l译码法分部分译码法部分译码法和全译码法全译码法。部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线；部分译码法是将余下的高位地址线部分经

21、译码器后作为存储器芯片的片选信号线；全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。l最常用的译码器芯片：74LS13874LS138(3-8译码器)、74LS13974LS139(双2-4译码器)、74LS15474LS154（4-16译码器）。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述291.74LS1391.74LS139译码器译码器 74LS139为双2线-4线译码器。这两个译码器完全独立，分别有各自的数据输入端、译码状态输出端以及数据输入允许端。其引脚见图8-5。8

22、.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述图图8-5 74LS1398-5 74LS139引脚图引脚图l/G/G：势能端，低电平有效。lA A、B B：选择端,即译码器输入端。l/Y0/Y0、/Y1/Y1、/Y2/Y2、/Y3:/Y3:译码器输出信号，低电平有效。3074LS139译码器的真值表。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述表表8-3 74LS1398-3 74LS139真值表真值表31【例【例8-28-2】现有】现有2K2K*8 8位存储器芯片，需扩展位存储器芯片，需扩展8K8K*8 8位存储

23、结构，位存储结构，要求采用译码法进行扩展。要求采用译码法进行扩展。解：扩展8KB的存储器结构需2KB的存储器芯片4片。2K的存储器共11根地址线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图8-6所示。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述328.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述图8-6 74LS139译码法实现片选33 根据译码器的逻辑关系

24、和存储器的片内寻址范围，当未用的三位都取低电平0时，可以得到4个芯片的地址空间如表8-4所示：8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述3474LS139译码器扩展存储器实例8051ALEP0P2.0PSENRDWRP2.4P2.5P2.7P2.6ABGY2Y0Y174LS139Q0Q774LS373D7D0D7D0D7D0OEOEOEOEWEWED7D0D7D0CECECECEA0A7A0A7A0A7A0A7A8A12A8A12A8A12A8A12IC02764IC12764IC26264IC36264补充实例补充实例1 1352.74LS1382

25、.74LS138译码器译码器 74LS138是”3-8”译码器,具有3个选择输入端,可组成8种输入状态。当译码器的输入为某一个固定编码时，其输出只有某一个固定的引脚输出为低电平，其余的为高电平。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述图图8-7 74LS1388-7 74LS138译码器引脚图译码器引脚图l/G2A/G2A、/G2B/G2B、G1:G1:势能端势能端,用于引入控制信号。用于引入控制信号。lA A、B B、C:C:选择端选择端,即译码器信号输入端。即译码器信号输入端。l/Y7/Y7/Y0:/Y0:译码输出信号译码输出信号,低电平有效。

26、低电平有效。36l/E1/E1、/E2/E2、E3:E3:势能端，用于引入控制信号。lA A、B B、C:C:选择端，即译码器信号输入端。l/Y7/Y7/Y0:/Y0:译码输出信号，低电平有效。补充补充37表表8-5 74LS1388-5 74LS138译码器真值表译码器真值表8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述3874LS138真值表输输 入入输输 出出使能使能选择选择Y0Y0Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7Y1Y1CBACBAE3E31 0 01 0 0E2E2E1E11 0 01 0 01 0 01 0 01 0 01 0

27、 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 00000000010011011011001001101101111110100100110110 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1 1 1 X X

28、X X X 1 X X 1 X X X 1 X X 1XXXXXXXXXXXXXXXXXX1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1补充补充39【例【例8-38-3】要扩要扩8 8片片8KB8KB的存储器芯片，如何通过的存储器芯片，如何通过74LS13874LS138把把64KB64KB空间地址分配给各个芯片？空间地址分配给各个芯片？解：由74LS138真值表可知，把G1接到+5V，接地，P2.7、P2.6、P2.5（高3位地址线）分别接74LS138的C、B、A端，由于对高3位地址译码，这样

29、译码器有8个输出，分别接到8片存储器的各“片选”端，实现8选1的片选。低13位地址A12A0（P2.4P2.0，P0.7P0.0）完成对选中的8KB存储器中的各个存储单元的“单元选择”。这样就把64KB存储器空间分成8个8KB空间了。连接线见图8-8。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述40 图图8-8 74LS1388-8 74LS138划分存储器地址划分存储器地址 8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述41如果用74LS138把32K空间全部划分为每块4KB，如何划分呢？补充实例补充实例42l

30、译码法优点：译码法优点：存储器芯片的地址空间连续，且唯一确定，不存在地址重叠现象，能够充分 利用内存空间；当译码器输出端留有空余时，便于继续扩展存储器或其他外围器件，适用于 大容量多芯片存储器扩展。l译码法缺点：译码法缺点：电路连接复杂一些。l译码法分部分译码法部分译码法和全译码法全译码法。部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线；部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线；全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。线选法和部分部分译码法会产生地址空间重叠

31、现象。全译码法可以消除地址空间重叠现象。8.18.1 80C5180C51系列单片机并行系统扩展概述系列单片机并行系统扩展概述 43 本节内容本节内容8.2.1 8.2.1 程序存储器的扩展程序存储器的扩展8.2.2 数据存储器的扩展 8.2.3 数据存储器和程序存储器的统一编址8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法44外部存储器扩展的内容和步骤外部存储器扩展的内容和步骤外部存储器的扩展方法的主要设计步骤如下：1.确定存储器的类型和数量：固定信息采用固定信息采用ROMROM、随机信息采用、随机信息采用RAMRAM，根据程序和数据量确定容量。，根据程序和数据量确定容量。2.选择

32、合适的存储器芯片：存取时间满足存取时间满足CPUCPU的操作时序要求存储功耗，对容量达几百千字节，要选功耗小的存储器芯片的操作时序要求存储功耗，对容量达几百千字节，要选功耗小的存储器芯片数量，减少数量，连线少，减少分布电容，附加延时。数量，减少数量，连线少，减少分布电容，附加延时。3.分配存储器的地址空间：根据所用微处理器的寻址范围和系统要求，分配好根据所用微处理器的寻址范围和系统要求，分配好ROMROM和和RAMRAM的地址空间，同时要兼顾的地址空间，同时要兼顾I/OI/O接口接口和外围设备占用地址。和外围设备占用地址。4.设计片选逻辑：片选信号产生的方式。片选信号产生的方式。5.核算对系统

33、总线的负载要求：超过总线负载能力后，需要加驱动。超过总线负载能力后，需要加驱动。6.校验存储器的存取速度：一般参考现有的微机系统来校验，存储器的存取时间加上相关电路的延迟时间与微处理器的读一般参考现有的微机系统来校验，存储器的存取时间加上相关电路的延迟时间与微处理器的读/写操作时序所要求的存取时间作比较，前者小，并能正常工作，不需要调整。写操作时序所要求的存取时间作比较，前者小，并能正常工作，不需要调整。45扩展外部程序存储器的连接逻辑电路扩展外部程序存储器的连接逻辑电路51系列单片机的基本扩展电路468.2.18.2.1程序存储器的扩展程序存储器的扩展 80C51单片机片内有4KB ROM，

34、对于较大的系统若4KB不够用，需在片外扩展程序存储器。外部扩展程序存储器的类型可以是EPROM、E2PROM或Flash ROM，其中使用较多EPROM。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法47一、单片一、单片EPROMEPROM程序存储器的扩展方法程序存储器的扩展方法 扩展程序存储器时，应尽量用大容量的芯片。1.1.常用常用EPROMEPROM的芯片及引脚的芯片及引脚 EPROM常用的是27系列产品，如：2716(2KB)、2764(8KB)、27128(16KB)、27256(32KB)、27512(64KB)。型号27后面的数字是该芯片的位存储容量。如2764中64表

35、示该芯片的位存储容量是64Kbit，该数值除以8所得即是该ROM能存放程序的K字节数，因此2764芯片的容量为8KB(B表示字节单位)。图8-9是这些芯片的引脚图。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法488.2 8.2 外部存储器的扩展方法外部存储器的扩展方法49其中各引脚功能如下：lA15A15A0A0：地址线引脚。数目由芯片的存储容量决定，如数目由芯片的存储容量决定，如2712827128有有1414根，根，2725627256有有1515根。用于进行单元选择。根。用于进行单元选择。lD7D7D0D0：数据线引脚。一般与单片机的一般与单片机的POPO口之间连接。口之间连

36、接。l/CE/CE：片选控制端。为低电平时程序存储器被选中工作。为低电平时程序存储器被选中工作。l/OE/OE：输出允许控制端。为低电平时程序存储器允许指令从数据线引脚输出。为低电平时程序存储器允许指令从数据线引脚输出。lVCCVCC：+5V，芯片的工作电压。lVPPVPP：编程时，编程电压（+12V或+25V）输入端。lGNDGND：数字地。lNCNC：无用端。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法50A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0O2O2O1O1O0O0GNDGNDNCNCA9A9A8A8A11A11A10A10O7O7O6O6O5O5O

37、4O4O3O3CECEOEOEA12A12VPPVPPVCCVCCPGMPGM1212111110109 98 86 67 75 54 43 32 21 116161515141413132020191918181717242423232222212128282727262625252764A2764A 2764A 2764A引脚图引脚图A0A0A12A1200000707CECEOEOEVPPVPP地址线地址线数据线数据线片选线片选线数据输出选通线数据输出选通线编程电源编程电源编程脉冲输入编程脉冲输入PGMPGMl2764A2764A是8K8位紫外线擦除电可编程只读存储器，单一+5V供电，最

38、大工作电流75mA，维持电流35mA，读出时间最大250ns。lA12A12A0A0：13位地址信号输入线，说明芯片的容量为8K8K2 21313个单元。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法512.2.程序存储器的扩展方法程序存储器的扩展方法1 1）数据线连接）数据线连接程序存储器的数据线程序存储器的数据线D7D7D0D0与单片机与单片机P0.0P0.0P0.7P0.7直接连接，作为扩展系统的数据总直接连接，作为扩展系统的数据总线，该数据总线为单向数据总线，外部线，该数据总线为单向数据总线，外部ROMROM中的指令通过该总线被读入单片机。中的指令通过该总线被读入单片机。2

39、2）低）低8 8位地址线的连接位地址线的连接单片机单片机P0.0P0.0P0.7P0.7连接到到地址锁存器的连接到到地址锁存器的8 8位数据输入线位数据输入线D0D0D7D7上，经锁存后上，经锁存后8 8位数位数据输出线据输出线Q0Q0Q7Q7与程序存储器的低与程序存储器的低8 8位地址输入线位地址输入线A0A0A7A7相连接。相连接。3 3）高位地址线的连接）高位地址线的连接程序存储器的高位地址线程序存储器的高位地址线AX(X=9AX(X=915)15)A8A8与单片机的与单片机的P2P2口直接连接；口直接连接；如：27128共有14根地址线A0A13，完成低8位地址线的连接后，剩下的A8

40、A13的高6位地址线，直接与P2.0P2.5相连接。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法522.2.程序存储器的扩展方法程序存储器的扩展方法4 4）控制线的连接）控制线的连接ALEALE接锁存器的使能端接锁存器的使能端G G，/PSEN/PSEN连接程序存储器的允许输出端连接程序存储器的允许输出端/OE/OE，/EA/EA接地。接地。5 5）片选端）片选端/CE/CE的连接的连接可利用可利用P2P2口其余地址线口其余地址线,用来产生程序存储器的片选信号用来产生程序存储器的片选信号/CE,/CE,单片可直接接地。单片可直接接地。8.2 8.2 外部存储器的扩展方法外部存储器的

41、扩展方法538.2 8.2 外部存储器的扩展方法外部存储器的扩展方法图图8-10 8-10 单片机扩展一片单片机扩展一片27642764电路图电路图 表8-6中叉号代表没有连接的P2.7、P2.6、P2.5位，三者可以有八种组合即:000、001、010111。l当三者的组合是当三者的组合是000000时，该时，该27642764的地址范围是的地址范围是0000H0000H1FFFH1FFFH；l当二者的组合是当二者的组合是001001时，该时，该27642764的地址范围是的地址范围是2000H2000H3FFFH3FFFH；l当二者的组合是当二者的组合是010010时，该时，该276427

42、64的地址范围是的地址范围是4000H4000H5FFFH5FFFH；l当二者的组合是当二者的组合是111111时，该时，该27642764的地址范围是的地址范围是E000HE000HFFFFHFFFFH。可见如果外扩的ROM没有用完所有的P2口地址时，ROM地址的范围不固定，一般未用的高位地址常被选择全部为0。54MCS-51外扩单片16K字节的EPROM 27128的接口。补充实例补充实例1 15527128A27128A是是16K16K8 8位紫外线擦除电可编程只读存储器，单一位紫外线擦除电可编程只读存储器，单一+5V+5V供电，最大工作供电，最大工作电流为电流为100mA100mA，维

43、持电流为，维持电流为40mA40mA，读，读出时间最大为出时间最大为250ns250ns。引脚见图。引脚见图。A13A13A0A0：1414位地址信号输入线，说明芯片的容量为位地址信号输入线，说明芯片的容量为16K16K2 21414个单元。个单元。A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0O2O2O1O1O0O0GNDGNDA13A13A9A9A8A8A11A11A10A10O7O7O6O6O5O5O4O4O3O3CECEOEOEA12A12VPPVPPVCCVCCPGMPGM1212111110109 98 86 67 75 54 43 32 21 116161515

44、1414131320201919181817172424232322222121282827272626252527128A27128A27128A27128A引脚图引脚图A0A0A13A1300000707CECEOEOEVPPVPP地址线地址线数据线数据线片选线片选线数据输出选通线数据输出选通线编程电源编程电源编程脉冲输入编程脉冲输入PGMPGM补充实例补充实例1 156MCS-51外扩单片32K字节的EPROM 27256的接口。补充实例补充实例2 257二、二、CPUCPU从外部程序存储器取指令的时序（略）从外部程序存储器取指令的时序（略）外部程序存储器与内部程序存储器的功能都是用来存

45、放编程人员编制的程序指令。因此CPU对其的操作只有读出，没有写入，程序指令的代码传送的方向是单向的。当CPU执行外部ROM中的指令时，CPU将自动逐条读取其内的指令。在读取指令的过程中，单片机的ALE、/PSEN、/EA将控制读取过程。其中ALE用于低8位地址锁存控制；是片外程序存储器“读选通”控制信号，它接外扩EPROM的/OE引脚。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法58 P2口用来输出程序指令在ROM中存放单元地址的高8位，P0口分时用作低8位地址总线和数据总线。作低8位地址线时与P2口联合形成16位的地址，这个16位地址就是指令在ROM中的存放地址，这个地址将指引C

46、PU去该存储单元取指令。P0口作数据线时的功能是指：CPU将P2、P0所指示外ROM单元地址中的指令代码，从P0与EPROM的D0D7的连接线上传送到单片机内部。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法59【例【例8-48-4】试绘图说明】试绘图说明CPUCPU从外部从外部ROM 2080HROM 2080H单元中读取单元中读取MOV R0MOV R0，#30H#30H的指令时序。的指令时序。解：图8-11是该指令时序图。该指令编译后的机器码是78 30，依次占用外部ROM 2080H和2081H单元。执行该指令时CPU首先从P2口送出2080中的高8位地址20H，并将80H通

47、过P0口送到74LS373锁存器输出端，ALE是高电平时74LS373处于直通状态，输出等于输入，在ALE的下降沿PO口送出的数据被锁存在输出端，这时PO口数据再变化，74LS373的输出端仍然保持80H这一状态。这样P2口和P0口共同形成了16位地址2080H。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法601个机器周期S 1S 2S 3S 4S 5S 6S 1A L EP S E NP 0 P 2 口口8 0 H7 8 H8 1 H2 0 H3 0 H2 0 H7 8 H3 0 H2 0 8 0 H2 0 8 1 HM O V R 0,#3 0 H 片 外 R O M 随后单片

48、机将78H这一指令代码通过P0口与外部ROM的D7D0的连接线路读入CPU。接着CPU将2081H这一地址再通过P2口和P0口送出，当作为地址信号的P0口数据被锁存后，CPU会将指令的第二个字节代码30H通过P0口线读入到CPU中。图8-11 单片机外扩程序存储器的时序图8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法61 从图8-11可以看出，80C51单片机的一个机器周期包含6个状态S1S6，ALE和在一个机器周期中都是两次有效的。当ALE有效（高电平）时，高8位地址（PCH）从P2口输出，低8位地址(PCL)从P0口输出。因此，可以在ALE的下降沿把P0口输出的地址信号锁存起来。

49、然后利用信号按地址选通外部程序存储器，将相应单元的数据（指令代码）送到P0口。CPU在上升沿完成对P0口的数据采样。这样就实现了P0口地址数据的分时操作。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法62对图8-11有几点值得注意：1)对应于ALE下降沿时刻，出现在P0口上的信号必然是低8位地址信号A7A0。2)对应于上升沿时刻，出现在P0口上的信号必然是指令信号。8.2 8.2 外部存储器的扩展方法外部存储器的扩展方法63三、扩展多片三、扩展多片EPROMEPROM程序存储器程序存储器 当扩展一片EPROM不能满足要求时，可以采用扩展多片EPROM的方案。这时所有芯片的片选端都必须

50、适当连接，需要使用片内寻址以外的高位地址线,以线选或译码方式提供片选信号。图8-12是采用译码方式扩展4片2764 EPROM的连接图。l27642764的地址线有的地址线有1313根，低根，低8 8位地址线连接锁存器的输出端，其余位地址线连接锁存器的输出端，其余5 5根地址线根地址线接到接到P2.0P2.0P2.4P2.4；l4 4片片EPROMEPROM的数据线都直接与的数据线都直接与P0P0口连接；口连接；l/OE/OE端都与端都与/PSEN/PSEN连接。连接。lP2P2口剩下的口剩下的2 2根高位地址线根高位地址线P2.6P2.6、P2.5(A14P2.5(A14、A13)A13)通