第三届龙芯杯系统能力大赛-答辩课件(PPT 14页).ppt

1、河北大学一队吴建 李明浩 张宏伟 潘银指导老师：伊开 宋鑫第1页，共14页。Part 1 CPU设计CPU整体设计Cache设计Part 2 优化尝试更改乘除法分布式Cache七级流水线Part 3 决赛展示数码管滚动8x8点阵第2页，共14页。CPU设计1partCPU整体设计Cache设计第3页，共14页。xxx数据通路图数据通路图第4页，共14页。xxxCacheCache（1）指令Cache和数据Cache分开实现（2）两路组相连Cache单路大小为4K（3）Cache填充时单次读取16字，取到需要指令，直接读出不用等填充完。（4）Cache通过SRAM接口与CPU进行数据交换，通过加

2、状态机与AXI接口进行数据访问第5页，共14页。优化尝试2part2更改乘除法分布式Cache七级流水线第6页，共14页。更改乘除法更改乘除法 提升初始的频率50MHZ后，WNS为负数，当查看最长路径后，发现最长路径与乘法相关，所以决定将乘法IP核更改为多周期工作，同时为了减少暂停周期，将乘法、除法工作周期适当降低。经过几天的平衡，找到频率最高，且分数最高的乘除法工作周期数，最后设定乘法工作5周期，无符号除法工作15周期，有符号除法工作17周期无符号除法周期无符号除法周期有符号除法周期有符号除法周期乘法周期乘法周期最高频率83MHz第7页，共14页。分布式分布式CacheCache初赛提交的五

3、级流水线，调用块存储生成IP核（Block Memory Generator）在初赛优化时改为分布式存储生成IP核（Distributed Memory Generator）块改后最高频率为75MHz，80MHz最长路径为数据Cache路径改后指令改后指令CacheCache改后数据改后数据CacheCache第8页，共14页。七级流水线七级流水线改后最高频率为105MMHz最高成绩45.9分第9页，共14页。决赛展示2part3数码管滚动8x8点阵第10页，共14页。数码管滚动数码管滚动数码管滚动显示HUB 将C语言程序编译成coe文件，加载到CPU中，并且实现了数码管和8x8点阵的接口，从而实现驱动数码管和LED点阵第11页，共14页。8x88x8点阵点阵8x8点阵显示“HBU河北大学”，并且能用多副图片显示动画第12页，共14页。l 明白了经典五级流水线l 了解Cache和TLB的原理l 了解了怎么引导操作系统l 了解了怎么驱动显示屏l 基础知识储备不足l 没有深入的钻研l 在新增TLB时，遇到了bugl 驱动显示屏时只将显示屏驱动为全屏红色，遇到了bug不不 足足收 获收 获第13页，共14页。感谢各位专家批评指正！谢谢！第14页，共14页。