书签 分享 收藏 举报 版权申诉 / 140
上传文档赚钱

类型微机原理及应用第8章课件.ppt

  • 上传人(卖家):三亚风情
  • 文档编号:3146393
  • 上传时间:2022-07-22
  • 格式:PPT
  • 页数:140
  • 大小:3.22MB
  • 【下载声明】
    1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
    2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
    3. 本页资料《微机原理及应用第8章课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
    4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
    5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
    配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    微机 原理 应用 课件
    资源描述:

    1、1v8.1 可编程接口芯片概述v8.2 8255A可编程并行接口芯片v8.3 8253可编程定时器/计数器第八章 常用可编程接口芯片及其应用28.1 可编程接口芯片概述 34并行接口技术5v并行接口连接CPU与并行外设,实现两者间的并行通信,在信息传送过程中,起到输出锁存或输入缓冲的作用。v并行接口的典型硬件结构包括:1、一个或一个以上具有锁存或缓冲的数据端口2、与CPU进行数据交换所必须的控制和状态信号3、与外设进行数据交换所必须的控制和状态信号4、端口译码电路5、控制电路68.1.2 可编程通用接口芯片简介1.接口芯片可实现的功能(1)寻址功能v芯片有片内寄存器,由端口地址访问 对芯片写控

    2、制字,设置芯片功能 CPU与芯片寄存器间交换信息 v芯片有片选控制线CS CPU地址线经译码产生 片选控制线 CS CS和片内寄存器端口地址确定 片内寄存器地址值的唯一性7(2)联络功能:联络功能:如果需要,接口芯片应能完成如果需要,接口芯片应能完成CPU与外设之间与外设之间的通信挂钩任务。的通信挂钩任务。8信息交换功能v芯片控制(命令)字的 写入特点v数据、状态、控制信息的 交换特点v数据、状态、控制信息的 传送方向91)按用途分类v通用接口芯片 74LS373、74LS245、8282、8286 8255A、8251、8253 v专用接口芯片 DMA接口芯片8237A 中断接口芯片8259

    3、A 2接口芯片的分类接口芯片的分类102)按数据传输方式分类v并行接口芯片将数据的各位同时在多根并行传输线上进行传输,适于短距离、高速通信 D0D1D2D3D4D5D6D7目目的的D0D1D2D3D4D5D6D7源源01010110将数据的各位将数据的各位按时间顺序依次在一根传输线按时间顺序依次在一根传输线上传输,适上传输,适于于长距离、中低速长距离、中低速通信通信RD目目的的TD源源0 1 1 0 1 0 1 0113)按控制方式分类v不可编程控制芯片功能是由硬件接线决定,不能用软件来控制74LS373、74LS245、8282、8286注:芯片的功能不可改变v可编程控制芯片功能:可用软件编

    4、程的方法改变,使接口具有更大的灵活性和通用性8255A、8253、8259A、8237A注:芯片的功能可改变123.可编程通用接口芯片的开发应用13 8255A是是Intel公司生产的一种可编程并行输入公司生产的一种可编程并行输入/输输出接口芯片。它的通用性强,可以方便地和微机连出接口芯片。它的通用性强,可以方便地和微机连接,用来扩展输入接,用来扩展输入/输出口。输出口。8255A有有3个个8位并行端位并行端口,根据不同的初始化编程,可以分别定义为输入口,根据不同的初始化编程,可以分别定义为输入或输出方式,以完成或输出方式,以完成CPU与外设的数据传送。与外设的数据传送。8.2 可编程并行接口

    5、芯片8255A14cscsRDRD15 :WRWR16178255A的内部结构的内部结构数据总线数据总线缓冲器缓冲器读读/写写逻辑控制逻辑控制端口端口A(8bit)端口端口C上上半部半部(4bit)端口端口C下下半部半部(4bit)端口端口B(8bit)A组组控控制制B组控组控制制RDWRCSA0A1RESETD7D0PA7PA0PC7PC4PC3PC0PB7PB0CPU接口接口内部逻辑内部逻辑外设接口外设接口图图 8255A内部结构图内部结构图18 19 208255A 的内部结构外外设设resetD7D0A9A2A1A0IORIOW片选片选译码译码总线总线数据数据缓冲器缓冲器读写读写控制控

    6、制片内片内译码译码CSRESETA1A0RDWRPC7PC0PB7PB0PA7PA0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D08255A2122r 每个端口每个端口8位,通过编程设定其为输入口或输出口位,通过编程设定其为输入口或输出口r 可用来和外设传送信息可用来和外设传送信息resetD7D0A9A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码CSRESETA1A0RDWRPC7PC0PB7PB0PA7PA0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D0外外设设8255A总线总线1.数据端口A、B、C23p8

    7、位端口,无对外引脚p控制端口的内容决定A、B、C口的工作状态(输入或输出)和工作方式(方式 0、1、2)2.控制端口DresetD7D0A9A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码CSRESETA1A0RDWRPC7PC0PB7PB0PA7PA0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D0外外设设8255A总线总线243.数据总线缓冲器(引脚D0D7)p由1个8位双向三态缓冲器构成 p8255A内各端口通过数据缓冲器与系统总线相连。CPU与端口A、B、C间传送的数据,以及CPU写入控制端口D中的控制字均通过数据缓冲器传送。

    8、resetD7D0A9A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码CSRESETA1A0RDWRPC7PC0PB7PB0PA7PA0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D0外外设设8255A总线总线254.读写控制电路(引脚CS、RD、WR)p控制数据总线缓冲器的状态。p数据总线缓冲器有3种状态:输入、输出、高阻态 resetD7D0A9A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码CSRESETA1A0RDWRPC7PC0PB7PB0PA7PA0控制口控制口D端口端口A端口端

    9、口C端口端口B+5VGNDD7D0外外设设8255A总线总线26 CS RD WR 数据总线缓冲器状态数据总线缓冲器状态 0 0 1 D7D0 内部数据总线内部数据总线 0 1 0 D7D0 内部数据总线内部数据总线 1 1 1 0 0 三态三态,处于断开状态处于断开状态 resetD7D0A9A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码RESETA1A0PC7PC0PB7PB0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D0外外设设RDWRCSPA7PA0275.片内译码电路(引脚A1、A0)选择被操作的端口选择被操作的端口re

    10、setD7D0A9A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码CSRESETA1A0RDWRPC7PC0PB7PB0PA7PA0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D0外外设设8255A总线总线28功能表298255A 的工作方式控制字1D7D6D5D4D3D2D1D00 输出输出1 输入输入PC3PC0B口口0 输出输出1 1 输入输入0 方式方式01 方式方式1B口工作方式口工作方式PC7PC40 输出输出1 输入输入A口口0 输出输出1 输入输入特征位,特征位,D7=1表示是方式控制字表示是方式控制字A口工作方式口工

    11、作方式00 方式方式001 方式方式11x 方式方式230例vA端口方式 1 输入、B 端口方式 1 输出、PC6,PC7 作输入,给出方式控制字。1 0 1 1 110X 1 0 1 0 011X31例8255A与系统的连线如下,片选译码地址为0F00F3H1)确定各端口地址?2)编程设置8255A:A口方式 0 输入,PC7PC4输出 B口方式 0 输出,PC3PC0输入resetD7D0A7A2A1A0IORIOW片选片选译码译码数据数据缓冲器缓冲器读写读写控制控制片内片内译码译码RESETA1A0PC7PC0PB7PB0控制口控制口D端口端口A端口端口C端口端口B+5VGNDD7D0外

    12、外设设RDWRCSPA7PA0F0F3H32最后得出结论:最后得出结论:A口地址口地址为为 F0 H B口地址口地址为为 F1 H C口地址口地址为为 F2 H D口地址口地址为为 F3 H由由8255A编程结构知:编程结构知:由由8255A的的CS与系统总线的连线知与系统总线的连线知,地址在地址在F0F3H可可使使CS有效,故有效,故:4个端口的地址在个端口的地址在0F00F3H中。中。结合结合8255A与系统总线的连线与系统总线的连线:A7 A6 A5 A4 A3 A2 A1 A0 F0H 1 1 1 1 0 0 0 0 A口口F1H 1 1 1 1 0 0 0 1 B口口F2H 1 1

    13、1 1 0 0 1 0 C口口F3H 1 1 1 1 0 0 1 1 D口口 CSA1 A0 8255A总线总线解:1)端口地址A1A0选中端口00端口A01端口B10端口C11控制端口331特征位特征位00A口口方式方式 01A口口输入输入0PC7PC4输出输出0B口口方式方式 00B口口输出输出1PC3PC0输入输入所以,方式控制字为所以,方式控制字为 1001 0001B,即,即91H 要求设置要求设置:A口方式口方式0输入,输入,PC7PC4输出输出 B口方式口方式0输出,输出,PC3PC0输入输入 2)确定方式控制字D7D6D5D4D3D2D1D034MOV DX,0F3H ;控制口

    14、地址MOV AL,91H ;方式控制字OUT DX,AL或 MOV AL,91H ;方式控制字OUT 0F3H,AL初始化程序350D7D6D5D4D3D2D1D00 复位复位1 置位置位设置内容设置内容特征位,特征位,D7=0表示是表示是C口按位口按位置位置位/复位控制字复位控制字无意义无意义选择设置位选择设置位C端口置/复位控制字D3 D2 D1C端口位0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC736通过控制口置 PC2 为 0,置 PC4 为 1解:MOV DX,0FF06H ;置DX为控制口地址 MOV

    15、 AL,0000 0100B ;置PC2为0 OUT DX,AL MOV AL,0000 1001B ;置PC4为1 OUT DX,AL 例37例:设8255A的A端口工作于方式1输入,B端口工作于方式0输出,置PC4=H,(8255A的操作地址为60H 66H)vMOV AL,0B0H;1011000X OUT 66H,AL ;写方式控制字 MOV AL,09H ;0XXX01001 OUT 66H,AL ;写置/复位控制字D7 D6D5 D4D3 D2 D1 D0 1 0 1 1 0 0 0 x D7D6 D5 D4 D3D2D1 D0 0 x x x 1 00 1388.2.2 8255

    16、A的工作方式vA端口有三种工作方式 方式0、方式1、方式2 vB端口有二种工作方式 方式0、方式1 vC端口无工作方式选择工作于方式0,或作为A、B端口工作于方式1、2时的联络信号注:方式0(基本输入/输出)方式1(选通输入/输出)方式2(双向数据传送)39方式 0 基本输入输出v功能:A、B、C端口可单独工作于输入或输出,共有十六种组态v电特性:作输出用,各端口有锁存功能 作输入用,各端口无锁存功能 v应用:程序控制下的无条件传送方式(查询方式)A、B、C端口均传送数据信息 程序控制下的有条件传送方式 A、B端口传送数据,C端口传送状态40表 8255方式0之下的输入输出组合 41方式 1

    17、选通输入输出v功能 A、B端口作 8 位数据输入或 输出 C端口的特定位为A、B端口服务 v电特性 作输出用时,A、B端口有锁存功能 作输入用时,A、B端口有缓冲功能 v应用 A、B端口传数据 查询方式:C端口特定位传送状态 中断方式:C端口特定位发中断请求421 0 1 1A A口方式口方式1 1输入控制字输入控制字11 1B B口方式口方式1 1输入控制字输入控制字PAPA7 7PAPA0 0PCPC4 4PCPC5 5PCPC3 3INTEAINTEAPCPC4 4与门与门IBFAIBFASTBASTBAINTRAINTRARDRDD D7 7D D0 0A口方式口方式1输入时输入时相应

    18、的联络信号相应的联络信号B口方式口方式1输入时输入时相应的联络信号相应的联络信号方式1下输入端口的联络信号PBPB7 7PBPB0 0PCPC2 2PCPC1 1PCPC0 0INTEBINTEBPCPC2 2与门与门IBFBIBFBSTBBSTBBINTRBINTRBRDRDD D7 7D D0 043方式1下输入端口的联络信号由外设发出,送给8255A作用是将外设送来的数据锁存到8255A的输入端口。IBF:输入缓冲器满信号(高电平有效)8255A 发出,表示外设送来的数据已进入输入端口。当外设送来的数据送入输入端口后,8255A自动发出IBF。INTR:中断申请信号(高电平或上升沿有效)

    19、8255A 发出,用来向CPU发出中断申请。44方式1下输入端口的联络信号INTE:中断允许控制信号作用是控制是否允许8255A的中断申请信号INTR发出。此信号无引出,通过控制口对C口相应位的置位/复位,设置允许或不允许。v A口,对PC4置位,使INTEA=1,允许中断 对PC4复位,使INTEA=0,不允许中断v B口,对PC2置位,使INTEB=1,允许中断 对PC2复位,使INTEB=0,不允许中断v在方式1下,作为联络信号的外部引脚PC4、PC2,不受C口按位置位/复位控制字控制,而只在8255A内部对INTE信号起作用45图 8255A工作方式1输入的时序STBIBFINTRRD

    20、外部输入数据461 0 1 0A A口方式口方式1 1输出控制字输出控制字11 0B B口方式口方式1 1输出控制字输出控制字A口方式口方式1输入时相输入时相应的联络信号应的联络信号B口方式口方式1输入时相输入时相应的联络信号应的联络信号方式1下输出端口的联络信号PAPA7 7PAPA0 0PCPC7 7PCPC6 6PCPC3 3INTEAINTEAPCPC6 6与门与门ACKAACKAOBFAOBFAINTRAINTRAWRWRD D7 7D D0 0PBPB7 7PBPB0 0PCPC1 1PCPC2 2PCPC0 0INTEBINTEBPCPC2 2与门与门ACKBACKBOBFBOB

    21、FBINTRBINTRBWRWRD D7 7D D0 047由外设发出,送给由外设发出,送给8255A。作用是通知作用是通知 8255A,输出端口的数据已被外设取走,可,输出端口的数据已被外设取走,可以传送下一个数据。以传送下一个数据。INTR:中断申请信号(高电平或上升沿有效):中断申请信号(高电平或上升沿有效)8255A 发出发出,用来向用来向CPU发出中断申请。发出中断申请。方式1下输出端口的联络信号 OBF:输出缓冲器满信号(低电平有效):输出缓冲器满信号(低电平有效)ACK:外设响应信号(低电平有效):外设响应信号(低电平有效)当当OBF、ACK、INTE均为时,均为时,8255A自

    22、动发出自动发出INTR当数据送至当数据送至8255A输出缓冲器后,输出缓冲器后,8255A自动发出。自动发出。表示表示CPU送来的数据已进入送来的数据已进入8255A输出端口,可用来输出端口,可用来通知外设把数据取走。通知外设把数据取走。48方式1下输出端口的联络信号 INTE:中断允许控制信号作用是控制是否允许中断申请信号INTR发出此信号无引出,通过控制口对C口相应位的置位/复位设置允许或不允许。vA口,对PC6置位,使INTEA=1,允许中断 对PC6复位,使INTEA=0,不允许中断vB口,对PC2置位,使INTEB=1,允许中断 对PC2复位,使INTEB=0,不允许中断v在方式1下

    23、,作为联络信号的外部引脚PC6、PC2,不受C口按位置位/复位控制字控制,而只在8255A内部对INTE信号起作用。49图 8255A工作于方式1输出的时序WROBFINTRACK输出口数据输出50表表 工作方式工作方式1C口各位的定义口各位的定义OBF51图 8255A工作于方式1的状态字 D7D6D5D4D3D2D1D0A组状态输入IBFBINTEBINTRBB组状态I/OIBFAINTEA INTRAI/OOBFAI/OI/OINTRAINTEAOBFBINTEBINTRB输出C口52方式 2 双向输入输出v功能 仅A端口具有双向数据传送功能 C端口特定位的组合应用 v电特性 A端口具有

    24、双向锁存和缓冲特性 v应用 A端口双向传送数据v 查询方式:C端口特定位传送状态 中断方式:C端口特定位发中断请求 53方式2输入/输出端口的联络信号v工作在方式2时,C口有5根引脚作为A口的联络信号,是方式1下A口输入、输出联络信号的组合PAPA7 7PAPA0 0PCPC6 6PCPC7 7ACKAACKAOBFAOBFAD D7 7D D0 0RDRDWRWRPCPC4 4PCPC5 5STBASTBAIBFAIBFAINTEA1INTEA1PCPC4 4INTEA2INTEA2PCPC6 6与与门门PCPC3 3INTRAINTRA或门或门与与门门54A端口、B端口方式 1 比较vA端

    25、口输入借用C端口位PC3、PC4、PC5 A端口输出借用C端口位PC3、PC6、PC7 B端口输入借用C端口位PC0、PC1、PC2 B端口输出借用C端口位PC0、PC1、PC2vA端口输入、输出借用不同的C端口的位 B端口输入、输出借用相同的C端口的位vB端口只有方式 1 选通输入/输出 A端口还有方式 2 双向数据传送55C端口未借用位的使用vA端口方式 0、B端口方式 0 C端口所有位未被借用,PC0 PC7 可用vA端口方式 0、B端口方式 1 PC0 PC2被借用,PC3 PC7可用vA端口方式 1输入、B端口方式 0 PC3、PC4、PC5被借用,PC0 PC2、PC6、PC7 可

    26、用vA端口方式 1输出、B端口方式 0 PC3、PC6、PC7 被借用,PC0 PC2、PC4、PC5 可用vA端口方式 1输入、B端口方式 1 PC6、PC7 可用vA端口方式 1输出、B端口方式 1 PC4、PC5 可用vA端口方式2、B端口方式1;都不可用56在方式在方式2中,中,C口为口为A口提供的联络信号如表口提供的联络信号如表 7-6所示。所示。引脚PC7 PC6 PC5PC4PC3信号IBFAINTROBFAACKASTBA 构成双向方式下输出的联络信号。构成双向方式下输出的联络信号。的功能与方式的功能与方式1时时的相同。的相同。的功能与方式的功能与方式1有所不同。在方式有所不同

    27、。在方式2的情况下,的情况下,外设收到外设收到8255A发出的发出的 =0信号后,信号后,要用要用 =0去打去打通通A口的输出缓冲器,使数据放到口的输出缓冲器,使数据放到A口的外部数据线上,否则口的外部数据线上,否则输出缓冲器的输出端处于高阻状态。所以在双向方式下如果输出缓冲器的输出端处于高阻状态。所以在双向方式下如果没有外设的没有外设的 有效信号,有效信号,就不能输出数据。就不能输出数据。OBFAACKAOBFAACKAACKA57 方式方式2:就是方式:就是方式1的输入与输出方式的组合,的输入与输出方式的组合,各应答信号的功能也相同。而各应答信号的功能也相同。而C口余下的口余下的PC0PC

    28、2正好可以充当正好可以充当B 口方式口方式1的应答线,若的应答线,若B口不用或工口不用或工作于方式作于方式0,则这三条线也可工作于方式,则这三条线也可工作于方式0。方式方式2为双向选通为双向选通I/O方式,只有方式,只有A口才有此方口才有此方式。这时,式。这时,C口有口有5根线用作根线用作A口的应答联络信号,口的应答联络信号,其余其余3根线可用作方式根线可用作方式0,也可用作,也可用作B口方式口方式1的应答的应答联络线。联络线。58图 8255A工作于方式2的状态字D7D6D5D4D3D2D1D0A组状态方式0输入/输出B组状态OBFAIBFAINTE2INTRAINTE1C口OBFBINTE

    29、BINTRBI/OI/OI/OIBFBINTEBINTRB方式1输入方式1输出 方式方式2是一种双向工作方式,如果一个并行外是一种双向工作方式,如果一个并行外部设备既可以作为输入设备,又可以作为输出设备,部设备既可以作为输入设备,又可以作为输出设备,并且输入输出动作不会同时进行。并且输入输出动作不会同时进行。59608.2.3 8255A 的基本应用18255A的控制字和编程的控制字和编程612接口应用举例6263646566678.3 8253可编程定时器/计数器681.定时/计数的基本概念6970 712.定时/计数技术概述72定时/计数器控制寄存器计数初值寄存器当前计数值输出寄存器状态寄

    30、存器计数器数据缓冲读/写控制逻辑计数控制数据总线RDWRRESETREADYCSA0CLKGATE OUT 中断申请面向外设面向CPU图 典型的定时/计数器原理框图73v定时/计数器的作用生产线上统计产品的数目-计数器系统的动态存储器刷新-定时器系统时钟计时-定时器扬声器的频率源-定时器v如何定时软件定时,优点是节省硬件;缺点是执行程序期间CPU一直被占用,降低了CPU效率硬件定时,要用额外的硬件计数/定时器,但可提高CPU的利用率74758.3.2 8253的结构和引脚功能761.8253的基本性能及主要功能v具有三个相互独立的16位计数器通道;v每个通道都可设定以6种工作方式之一进行计数/

    31、定时;v每个计数器都可设为按二进制或BCD码计数;v具有计数和定时功能,基于减1计数工作;v定时器减为0后,可自动装入定时常数初值,并产生输出信号;v在减1操作中,任何时刻计数器的值都可由CPU经计数输出寄存器读取;772.8253内部结构78 CS79 803.8253的外部引脚及特性818253引脚v 8253与CPU的接口 8 位数据线:D0 D7 寻址控制线:A0、A1、CS 读写控制线:RD、WR v 8253与外设的接口 注:三个独立的计数器/定时器 时钟输入:CLK 输入门控:GATE 波形输出:OUT 828253寄存器选择表834.8253的外部连接特性848253的控制字格

    32、式 85SC1SC0RW1M2M1BCDRW0D7D6D5D4D3D2D1D0M000:选通道001:选通道110:选通道211:无效0:二进制计数1:BCD 码计数000:方式 0001:方式 1 10:方式 2 11:方式 3100:方式 4101:方式 500:计数器锁存01:只读/写计数器低字节10:只读/写计数器高字节11:先读/写计数器低字节,后读/写高字节868788例1v8253工作为计数器 0,方式 0,初值为4,二进制计数,设寄存器地址为40H、42H、44H、46Hv控制字 0 0 0 1 0 0 0 089例2v8253工作为计数器 1,方式 3,初值为4020H,十进

    33、制计数,设寄存器地址为40H、42H、44H、46Hv控制字 0 1 1 1 0 1 1 190例3v8253工作为计数器 2,方式 3,初值为4000H,十进制计数,设寄存器地址为40H、42H、44H、46Hv控制字 1 0 1 0 0 1 1 1918.3.3 8253的工作方式几条基本原则几条基本原则9293工作方式与功能 v方式0:计数结束产生中断输出(软件控制)v方式1:重复触发的单稳输出(硬件控制)v方式2:分频器(软件控制)v方式3:方波发生器(软件控制)v方式4:选通信号发生器(软件触发)v方式5:选通信号发生器(硬件触发)948253各工作方式的共同点v控制字写入计数器时,

    34、所有控制逻辑立即复位,输出端OUT进入初始态v写入初值后,要经过一个时钟周期后计数执行部件CE才开始工作v时钟脉冲CLK的上升沿,门控信号GATE被采样951.方式0计数结束产生中断9697方式0初始化v设计数器0工作于方式0,8位二进制计数,初值为9。端口地址为0E0H0E6Hv初始化程序MOV AL,10H;设计数器0,工作方式0OUT 0E6H,AL;写入控制寄存器MOV AL,9;设计数初值OUT 0E0H,AL;写初值入计数器0的CR 982.方式1可重触发的单稳触发器991002.方式1可重触发的单稳触发器v门控信号GATE正脉冲启动定时/计数v允许当前计数未完时的多次重触发,GA

    35、TE再触发后,OUT输出会保持N个CLK脉宽的低电平v下个GATE正脉冲触发信号到来时,会将新初值装入CE中,使计数单元从新初值开始计数101102方式1初始化v设计数器1工作于方式1,BCD码计数,计数值为十进制4000。设端口地址为0E0H0E6Hv16位计数初值,但由于计数值低8位为0,所以可以设定读/写操作控制段只写高8位,CR低8位自动清0。控制字为01100011B,初始值40H MOV AL,63H;设控制字 OUT 0E6H,AL MOV AL,40H;设初值40H(高8位)OUT 0E2H,AL1033.方式2速率发生器(分频器)1041053.方式2分频器v计数器减到1时,

    36、OUT仅输出一个CLK脉宽的低电平,然后自动装入重新计数vGATE由低变高会重新装入初值v新初值在下次计数才起作用106方式2初始化v设计数器2工作于方式2,二进制计数,计数初值0304H。端口地址0E0H0E6H MOV AL,0B4H;控制字 OUT 0E6H,AL MOV AL,04H;计数器低字节 OUT 0E4H,AL MOV AL,03H;计数器高字节 OUT 0E4H,AL1074.方式3方波速率发生器1081091104.方式3方波发生器v与方式2类似,但其输出方波或准方波v计数值完成一半时,使OUT变低,直到计数任务全部完成为止,OUT恢复为高v当计数初值N为偶数时,输出端的

    37、高低电平持续时间相等,各为N/2个CLK脉冲周期v当计数初值N为奇数时,输出端的高电平持续时间比低电平持续时间多一个脉冲周期,即高电平持续(N+1)/2个脉冲周期。低电平持续(N-1)/2个脉冲周期。vGATE由低变高时,重新开始计数111方式3初始化v计数器0工作于方式3,二进制计数,初值为4。端口地址为0E0H0E6H MOV AL,16H;控制字 OUT 0E6H,AL MOV AL,4;初值 OUT 0E0H,AL1125.方式4软触发的选通发生器1131145.方式4软触发的选通发生器v计数减到0时输出一个脉宽的低电平vGATE由低到高时,计数器恢复工作,而不重置初值v计数过程中,新

    38、初值立即起作用 115方式4初始化v设计数器1工作于方式4,二进制计数,计数初值为3。端口地址为0E0H0E6H MOV AL,58H;控制字 OUT 0E6H,AL MOV AL,3;初值 OUT 0E2H,AL1166.方式5硬触发的选通发生器1171186.方式5硬触发的选通发生器v如方式1,方式5也是硬件触发v计数器到0,输出一个脉宽的负脉冲v允许当前计数未完时的多次重触发vGATE触发,按新初值计数119方式5初始化v设计数器2工作于方式5,二进制计数,计数初值为3,端口地址为0E0H0E6H MOV AL,9AH;控制字 OUT 0E6H,AL MOV AL,3;初始值 OUT 0

    39、E4H,AL120方式 0 与方式 4 的比较(软件控制)v 相同点都是软触发,无自动重装入能力写入控制字及初值后,若GATE=H,CE开始减计数 当CE=0 时,OUT改变电平状态121方式 1 与方式 5 的比较(硬件触发)v相同点写入控制字及初值后,若 GATE 输入上升沿脉冲触发,CE开始减计数,当CE=0时,OUT改变电平状态122方式 2 与方式 3 的比较(波形输出)v 相同点均输出连续周期波形,预置初值可自动重装入 v 不同点方式 2 输出连续负脉冲周期波形方式 3 输出连续方波周期波形1238253的工作方式小结1248253的工作方式小结125 8.8253的读/写操作12

    40、61278.3.4 8253的基本应用1281291301311321332.读取8253通道中的计数值1343.初始化及应用135(2 2)计算计数初值:)计算计数初值:设定时时间为设定时时间为t t,通道时钟频率为,通道时钟频率为f f,计数初值为,计数初值为N N,则:则:N Nt tf f 代入计算得:代入计算得:N N 2ms2ms2MHz 2MHz 3632 102 104 101360YM/IO分析分析 (1 1)完成硬件设计。)完成硬件设计。如果用译码器的如果用译码器的作为作为82538253的片选,当的片选,当A A7 7为为1 1,可分析设计出可分析设计出82538253与与8086CPU8086CPU的连接电路如图所示。的连接电路如图所示。0Y均为均为0 0且且为低时译码器工作,为低时译码器工作,A A6 6A A5 5A A4 4A A3 3A A0 0依据给出的依据给出的82538253的端口地址,的端口地址,137138139140

    展开阅读全文
    提示  163文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:微机原理及应用第8章课件.ppt
    链接地址:https://www.163wenku.com/p-3146393.html

    Copyright@ 2017-2037 Www.163WenKu.Com  网站版权所有  |  资源地图   
    IPC备案号:蜀ICP备2021032737号  | 川公网安备 51099002000191号


    侵权投诉QQ:3464097650  资料上传QQ:3464097650
       


    【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。

    163文库