4H-SiC-功率MOSFETs栅介质材料研究课件.ppt

1、4H-SiC 4H-SiC 功率功率MOSFETsMOSFETs栅介质材料栅介质材料研究研究2022-5-302022-5-30主主 要要 内内 容容2022-5-302引言引言介质材料及其性质介质材料及其性质物理模型与计算方法物理模型与计算方法介质材料对介质材料对4H-SiC MOS4H-SiC MOS电容电学特性电容电学特性的影响机理的影响机理介质材料对介质材料对4H-SiC MOSFET4H-SiC MOSFET电学特性电学特性的影响的影响总结总结引言引言32022-5-30l SiC 功率功率MOSFET具有功率密度大，能有效降低功率损耗，减小系统具有功率密度大，能有效降低功率损耗，减

2、小系统成本，在逆变、输电、大功率、高温领域具有广阔的应用前景；成本，在逆变、输电、大功率、高温领域具有广阔的应用前景；l 在在SiC上利用普通热氧化方法制备上利用普通热氧化方法制备SiO2的工艺引入很高的界面态密度，的工艺引入很高的界面态密度，易引起表面粗糙散射与界面陷阱效应，导致器件可靠性降低：易引起表面粗糙散射与界面陷阱效应，导致器件可靠性降低： SiC介电常数约为介电常数约为SiO2 的的2.5倍，倍，SiC体内发生雪崩击穿时，易导致体内发生雪崩击穿时，易导致SiO2提前击穿；提前击穿； SiO2 /SiC结构界面特性差，界面态密度高，导致结构界面特性差，界面态密度高，导致SiC MOS

3、FET沟沟道迁移率下降与阈值电压漂移；道迁移率下降与阈值电压漂移；l 实验表明通过改进氧化工艺如氮钝化可以改善界面特性，在实验表明通过改进氧化工艺如氮钝化可以改善界面特性，在NO/NO2中退火能提高迁移率至中退火能提高迁移率至50cm2/Vs，但近导带底界面态密度增加，引起，但近导带底界面态密度增加，引起沟道迁移率降低；在沟道迁移率降低；在POCl3中氧化退火能提高迁移率至中氧化退火能提高迁移率至89cm2/Vs，但，但由于由于P掺杂，氧化层陷阱电荷密度增加，阈值电压漂移现象明显；掺杂，氧化层陷阱电荷密度增加，阈值电压漂移现象明显； l 各种高各种高k介质材料用于替代介质材料用于替代SiO2以

4、改善界面特性，如：以改善界面特性，如：Al2O3，HfO2，AlN，La2O3，Y2O3，Ta2O5，其中，其中Al2O3和和HfO2与与4H-SiC由于较好的由于较好的热稳定性和很高的热稳定性和很高的k值，近年来研究的较多，但由于这两种材料禁带宽值，近年来研究的较多，但由于这两种材料禁带宽度小，与度小，与4H-SiC导带底能量差较小，引起栅漏电流密度增加；导带底能量差较小，引起栅漏电流密度增加；主要的介质材料及其性质主要的介质材料及其性质2022-5-304OXOXiApolyiAOXiASEMIthCQnNNqkTnNqkTCnNkTV)ln()ln(2)/ln(42 constDSGSD

5、mVdVdIg=oxideoxidessEE物理模型与计算方法物理模型与计算方法2022-5-305模拟中使用的器件结构（模拟中使用的器件结构（a a）与掺杂分布（）与掺杂分布（b b）物理模型：禁带窄化模型，俄歇复合模型，物理模型：禁带窄化模型，俄歇复合模型，SRHSRH复合模型，依赖于温度和掺杂浓度复合模型，依赖于温度和掺杂浓度的迁移率模型，碰撞电离模型，依赖于温度和掺杂的载流子寿命模型的迁移率模型，碰撞电离模型，依赖于温度和掺杂的载流子寿命模型载流子统计模型：费米狄拉克载流子统计模型：费米狄拉克2022-5-306不同频率下不同频率下MOSMOS电容的电容的C-VC-V特性：特性：(a)

6、 sample A: HfO(a) sample A: HfO2 2 (3.7 nm)/SiO (3.7 nm)/SiO2 2 (7.5 (7.5 nm)/SiC, (b) sample B: HfOnm)/SiC, (b) sample B: HfO2 2 (3.2 nm)/SiO (3.2 nm)/SiO2 2 (15.5 nm)/SiC, (c) sample C: (15.5 nm)/SiC, (c) sample C: HfOHfO2 2/SiC, and (d) sample D: Al/HfO/SiC, and (d) sample D: Al/HfO2 2/ SiO/ SiO2

7、 2/Si. /Si. 介质材料对介质材料对MOSMOS电容电学特性的影响机理电容电学特性的影响机理2022-5-307俄歇电子能谱测试结果：俄歇电子能谱测试结果：(a) sample A and (b) sample B. (a) sample A and (b) sample B. C.-M.HasuC.-M.Hasu和和J.-G.HwuJ.-G.Hwu实验已经实验已经证明，在高证明，在高k k介质层和介质层和SiCSiC之间插入之间插入SiOSiO2 2缓冲层作为势垒层，能有效阻碍缓冲层作为势垒层，能有效阻碍电子从半导体发射到介质层。电子从半导体发射到介质层。sample B XPSsa

8、mple B XPS测试结果测试结果(a) Si2p, (b) C 1s , (c) (a) Si2p, (b) C 1s , (c) 元元素组分比素组分比.介质材料对介质材料对MOSMOS电容电学特性的影响机理电容电学特性的影响机理MOS结构的结构的SEM图图2022-5-308 漏源偏压不变时，随着栅极电压从负压增加到正压，漏源偏压不变时，随着栅极电压从负压增加到正压，MOSFETMOSFET从积累到耗尽再到反型，栅极电从积累到耗尽再到反型，栅极电流密度随着介质常数增加而减小。但随着栅极电压增加，电场增加，且由于高流密度随着介质常数增加而减小。但随着栅极电压增加，电场增加，且由于高k k材

9、料与材料与4H-SiC4H-SiC较小的较小的能能带差（带差（conduction band offsetconduction band offset），栅极电流密度增加。，栅极电流密度增加。介质材料对介质材料对MOSFETMOSFET电学特性的影响电学特性的影响栅极电流密度栅极电流密度漏源电压为10V2022-5-309 300K 300K时，时，不同厚度的不同厚度的SiOSiO2 2和和AlAl2 2O O3 3介质层对栅电介质层对栅电流密度的影响：栅流密度的影响：栅电流密度随着介质电流密度随着介质层厚度增加而减小，层厚度增加而减小，对相同厚度的栅介对相同厚度的栅介质层，质层， Al Al

10、2 2O O3 3有更小有更小的栅极电流密度，的栅极电流密度，AlAl2 2O O3 3与与4H-SiC4H-SiC材料材料的的导带差较小，但导带差较小，但能有效抑制界面载能有效抑制界面载流子注入。流子注入。介质材料对介质材料对MOSFETMOSFET电学特性的影响电学特性的影响栅极电流密度栅极电流密度2022-5-3010 阈值电压受介质层材料、类型、厚度、外延层掺杂浓度、界面固定电荷浓度、阈值电压受介质层材料、类型、厚度、外延层掺杂浓度、界面固定电荷浓度、器件结构参数（沟道长度、沟道宽度）等影响；对给定的栅介质材料，阈值电压随着介器件结构参数（沟道长度、沟道宽度）等影响；对给定的栅介质材料

11、，阈值电压随着介质层厚度增加而线性增加，但使用高质层厚度增加而线性增加，但使用高-k-k材料时，阈值电压的变化受到抑制。材料时，阈值电压的变化受到抑制。 对相同厚度的栅介质材料，阈值电压随着介电常数增加而减小，从对相同厚度的栅介质材料，阈值电压随着介电常数增加而减小，从SiOSiO2 2到到HfOHfO2 2，阈值电压漂移近，阈值电压漂移近2.5V2.5V，同时引起跨导增加。沟道表面电势分布依赖于栅介质介电，同时引起跨导增加。沟道表面电势分布依赖于栅介质介电常数，对常数，对4H-SiC4H-SiC，随着栅介质介电常数增加，从源极到沟道区和漏极的电场线增加，电，随着栅介质介电常数增加，从源极到沟

12、道区和漏极的电场线增加，电势降低，因此阈值电压降低。势降低，因此阈值电压降低。介质材料对介质材料对MOSFETMOSFET电学特性的影响电学特性的影响阈值电压阈值电压2022-5-3011 对每一种介质，在介质层和对每一种介质，在介质层和4H-SiC4H-SiC界面存在的电荷和能量态，如界面存在的电荷和能量态，如SiOSiO2 2/4H-/4H-SiCSiC界面处存在的碳簇，界面处存在的碳簇，SiSi、C C悬挂键，引起了沟道区电子散射，降低了沟道区电子迁悬挂键，引起了沟道区电子散射，降低了沟道区电子迁移率，导致移率，导致F-NF-N隧穿；同时，隧穿；同时，SiC/SiC/介质层界面处的快态以

13、及固定电荷也会引起阈值电介质层界面处的快态以及固定电荷也会引起阈值电压漂移。压漂移。介质材料对介质材料对MOSFETMOSFET电学特性的影响电学特性的影响阈值电压阈值电压2022-5-3012 对相同厚度的不同介质材料，随着界面态密度增加，高对相同厚度的不同介质材料，随着界面态密度增加，高k k介质介质有助于减小阈值电压的漂移程度。有助于减小阈值电压的漂移程度。介质材料对介质材料对MOSFETMOSFET电学特性的影响电学特性的影响阈值电压阈值电压总结总结2022-5-3013 SiC MOSFET因诸多优点具有广阔的应用前景，但因因诸多优点具有广阔的应用前景，但因SiC MOS结结构界面态

14、密度高、界面特性差，阻碍了其应用与发展，使用构界面态密度高、界面特性差，阻碍了其应用与发展，使用N N、P P钝化能在一钝化能在一定程度上改善界面特性，提高迁移率，但阈值电压漂移等可靠性问题，实验定程度上改善界面特性，提高迁移率，但阈值电压漂移等可靠性问题，实验研究表明，相比传统研究表明，相比传统SiO2，利用高利用高k k介质或叠层介质能进一步改善介质或叠层介质能进一步改善SiC MOS界面特性：界面特性：l 高高k k介质层有助于降低介质层中的电场和栅极电流密度；介质层有助于降低介质层中的电场和栅极电流密度；l 高高k k介质层能有效抑制阈值电压变化；介质层能有效抑制阈值电压变化；l 对相

15、同数量级的界面态密度，高对相同数量级的界面态密度，高k k介质层能减小阈值电压介质层能减小阈值电压的的漂移量；漂移量；l 高高k k介质层介质层/SiO/SiO2 2/SiC/SiC叠叠层结构有助于减少衬底间隙原子和氧空位，因此层结构有助于减少衬底间隙原子和氧空位，因此能降低边界陷阱密度和界面处的杂质散射，提高沟道迁移率。能降低边界陷阱密度和界面处的杂质散射，提高沟道迁移率。Reference: Active and Passive Electronic Components Volume 2015 (2015), http:/dx.doi.org/10.1155/2015/651527Appl. Phys. Lett. 101101, 253517 (2012); http:/dx.doi.org/10.1063/1.4772986Appl. Phys. Lett. 7777, 2054 (2000); http:/dx.doi.org/10.1063/1.13128622022-5-3014Thank you!Thank you!