数字电路与系统设计第六章习题课件.ppt

1、2022年5月31日星期二第六章 时序逻辑电路1时序逻辑电路习题时序逻辑电路习题一、时序逻辑电路的基本概念一、时序逻辑电路的基本概念 二、一般时序逻辑电路的分析和设计二、一般时序逻辑电路的分析和设计三、寄存器和移存器三、寄存器和移存器四、计数器四、计数器六、习题讲解六、习题讲解五、序列码发生器和顺序脉冲发生器五、序列码发生器和顺序脉冲发生器2022年5月31日星期二第六章 时序逻辑电路26.86.2 例例1 6.12 (1)6.4 例例2 6.3 6.17 6.22 (b)6.25 (1) (2)6.40 6.35(1) 2022年5月31日星期二第六章 时序逻辑电路3一、时序逻辑电路的基本概

2、念一、时序逻辑电路的基本概念 1.定义定义 2.结构特点结构特点 (1) 电路由组合电路和存储电路构成，含记忆电路由组合电路和存储电路构成，含记忆元件；元件； (2)电路中含有从输出到输入的反馈回路；电路中含有从输出到输入的反馈回路； 3.功能描述功能描述 状态转移表；状态转移图；功能表；状态转移表；状态转移图；功能表；表达式表达式；卡诺图；电路图；波形图卡诺图；电路图；波形图 节目录节目录2022年5月31日星期二第六章 时序逻辑电路4二、一般时序逻辑电路的分析和设计二、一般时序逻辑电路的分析和设计1.1.分析步骤分析步骤 组合电路、存储电路组合电路、存储电路 (1)(1)分析电路结构分析电

3、路结构 输入信号输入信号X X、输出信号、输出信号Z Z (2)(2)写出四组方程写出四组方程 时钟方程时钟方程 各触发器的激励方程各触发器的激励方程 节目录节目录2022年5月31日星期二第六章 时序逻辑电路5各触发器的次态方程各触发器的次态方程 电路的输出方程电路的输出方程 (3)(3)作状态转移表、状态转移图或波形图作状态转移表、状态转移图或波形图 (4)(4)电路的逻辑功能描述电路的逻辑功能描述 作状态转移表时，先列草表，再从初态作状态转移表时，先列草表，再从初态(预置状预置状态或全零状态态或全零状态)按状态转移的顺序整理。按状态转移的顺序整理。 节目录节目录2022年5月31日星期二

4、第六章 时序逻辑电路62.设计步骤设计步骤 (1) 根据要求，建立原始状态转移表或原始状根据要求，建立原始状态转移表或原始状态转移图；态转移图； 输入输入/出变量个数；出变量个数；状态间的转换关系（输入条件、输出要求）状态间的转换关系（输入条件、输出要求） 状态个数；状态个数；节目录节目录2022年5月31日星期二第六章 时序逻辑电路7(2) 化简原始状态转移表（状态简化或状态合并）；化简原始状态转移表（状态简化或状态合并）； 进行顺序比较，作隐含表进行顺序比较，作隐含表作状态对图作状态对图进行关联比较进行关联比较作最简状态转移表作最简状态转移表a.a.列出所有的等价对。列出所有的等价对。b.

5、b.列出最大等价类。列出最大等价类。c.c.进行状态合并，并列出最简状态表。进行状态合并，并列出最简状态表。节目录节目录2022年5月31日星期二第六章 时序逻辑电路8(4)(4)选定触发器类型并根据二进制状态转移表（选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；励函数和电路的输出函数； (6)(6)作逻辑电路图作逻辑电路图。(3) 进行状态编码（也称状态分配）；进行状态编码（也称状态分配）； (5)(5)自启动性检查自启动性检查；节目录节目录2022年5月31日星期二第六章 时序逻辑电路9三、寄存

6、器和移存器三、寄存器和移存器1.寄存器和移存器电路结构特点寄存器和移存器电路结构特点2.MSI移存器的功能及其典型应用移存器的功能及其典型应用(1) 74194的简化符号、功能表的简化符号、功能表(2) 用用74194实现串并行转换实现串并行转换四、计数器四、计数器1.1.由由SSI构成的二进制计数器的一般结构构成的二进制计数器的一般结构 (1)同步计数器同步计数器 (2)异步计数器异步计数器节目录节目录2022年5月31日星期二第六章 时序逻辑电路102. 2. MSI二进制、十进制计数器二进制、十进制计数器 3.3.任意进制计数器任意进制计数器 (1)用触发器和逻辑门设计任意进制计数器用触

7、发器和逻辑门设计任意进制计数器 (2)用用MSIMSI计数器构成任意进制计数器计数器构成任意进制计数器 (3)采用采用 MSIMSI任意进制计数器任意进制计数器 复复0 0法（利用复位端）法（利用复位端） 置数法（利用置数控制端，并行输入端）置数法（利用置数控制端，并行输入端） a.a.置最小数法置最小数法 b.b.预置预置0 0法法 c.c.置最大数法置最大数法 节目录节目录2022年5月31日星期二第六章 时序逻辑电路11五、序列码发生器和顺序脉冲发生器五、序列码发生器和顺序脉冲发生器1.1.序列码发生器结构类型序列码发生器结构类型 2.2.计数型序列码发生器的设计（计数型序列码发生器的设

8、计（已知序列码）已知序列码）3.3.移存型序列码发生器的设计（移存型序列码发生器的设计（已知序列码）已知序列码） 4.4.顺序脉冲发生器的构成顺序脉冲发生器的构成(1)(1)输出端较多时：采用计数器和译码器输出端较多时：采用计数器和译码器(2)(2)输出端较少时：采用环形计数器输出端较少时：采用环形计数器节目录节目录2022年5月31日星期二第六章 时序逻辑电路12图图 P 6.8 六、习题讲解六、习题讲解6.8分析图分析图P6.8电路，画出其全状态转移图并说电路，画出其全状态转移图并说明能否自启动。明能否自启动。123456ABCD654321DCBATitleNumberRevisionS

9、izeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1JC11K1JC11K1JC11KCPQQQ123节目录节目录2022年5月31日星期二第六章 时序逻辑电路13解：解：(1)(1)分析电路结构分析电路结构 (2)写出四组方程写出四组方程 时钟方程时钟方程 各触发器的激励方程各触发器的激励方程 各触发器的次态方程各触发器的次态方程 CPCP1 1 = CP = CP2 2 = CP = CP； CPCP3 3 = Q = Q1 1K K2 2 = 1

10、= 1 J1 = 1 ；Q2nK3 = J3 = 1 ；Q3nJ2 = ；Q2nK1 = 节目录节目录2022年5月31日星期二第六章 时序逻辑电路14电路的输出方程电路的输出方程 Qn+1= Qn + Q13 3 2 QnQn+1= Qn CP 2 3 2 QnQn+1= Qn + CP1 1 2 Qn(3)(3)作状态转移表、状态转移图作状态转移表、状态转移图 (4)(4)电路的逻辑功能描述电路的逻辑功能描述 模模M=5M=5的计数器，具备自启动性。的计数器，具备自启动性。节目录节目录2022年5月31日星期二第六章 时序逻辑电路15Q3 Q2 Q1CP1(CP)CP2(CP)CP3(Q1

11、)0 0 00 0 00 1 11 1 00 0 11 1 01 1 01 1 11 0 11 1 00 0 01 1 10 1 00 0 00 0 1 1 1 01 0 00 0 01 0 11 1 01 1 10 0 01 0 11 1 0图图P6.8P6.8的的状态转移表状态转移表节目录节目录2022年5月31日星期二第六章 时序逻辑电路16Q3Q2Q1图图P6.8P6.8的的状态转移图状态转移图000偏离状态有效循环011001110101010100111节目录节目录2022年5月31日星期二第六章 时序逻辑电路176.2 试作出试作出101101序列检测器的状态图。该同步电序列检测

12、器的状态图。该同步电路有一根输入线路有一根输入线X X，一根输出线，一根输出线Z Z，对应于输入，对应于输入序列序列101101的最后一个的最后一个“1”1”，输出，输出Z=1Z=1，其余情况，其余情况下输出为下输出为“0”0”。(1) 101序列可以重叠，例如：序列可以重叠，例如：(2) 101序列不可以重叠，例如：序列不可以重叠，例如：X：010101101 Z：000101001X：0101011010 Z：0001000010节目录节目录2022年5月31日星期二第六章 时序逻辑电路18(1) (1) 解：解： 输入变量为输入变量为X X、输出变量为、输出变量为Z Z；检测器XCPZ题

13、题6.2(1)6.2(1)的示意图的示意图初态（没有序列信号输入时电路的状态）为初态（没有序列信号输入时电路的状态）为S S0 0 , ,设设X X恰为恰为101101。状态个数的确定；状态个数的确定；节目录节目录2022年5月31日星期二第六章 时序逻辑电路19 状态间的转换关系状态间的转换关系S S2 2S S1 1S S0 01/00/01/1题题6.2(1)6.2(1)的状态转移图的状态转移图10101X/Z节目录节目录2022年5月31日星期二第六章 时序逻辑电路20题题6.2(1) 6.2(1) 的原始状态转移图的原始状态转移图0/01/00/011100X/ZS S2 2S S1

14、 1S S0 01/00/01/1节目录节目录2022年5月31日星期二第六章 时序逻辑电路21(2) (2) 解：解： 输入变量为输入变量为X X、输出变量为、输出变量为Z Z；检测器XCPZ题题6.2(2)6.2(2)的示意图的示意图初态（没有序列信号输入时电路的状态）为初态（没有序列信号输入时电路的状态）为S S0 0 , ,设设X X恰为恰为101101。状态个数的确定；状态个数的确定；节目录节目录2022年5月31日星期二第六章 时序逻辑电路22 状态间的转换关系状态间的转换关系S S2 2S S1 1S S0 01/00/01/1题题6.2(2)6.2(2)的状态转移图的状态转移图

15、10101X/Z节目录节目录2022年5月31日星期二第六章 时序逻辑电路23题题6.2(2) 6.2(2) 的原始状态转移图的原始状态转移图0/01/00/011100X/ZS S2 2S S1 1S S0 01/00/01/1节目录节目录2022年5月31日星期二第六章 时序逻辑电路24例例1 试给出一个自动售饮料机的原始状态转移试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给杯饮料，投入两元（两枚一元）

16、硬币后，在给出饮料的同时找回一枚五角的硬币。出饮料的同时找回一枚五角的硬币。解：解：输入变量为输入变量为A A、B B，输出变量为，输出变量为Y Y、Z Z； 取投币信号为输入变量，用取投币信号为输入变量，用A A、B B表示，给出饮表示，给出饮料信号和找钱信号为输出变量，用料信号和找钱信号为输出变量，用Y Y、Z Z 表示。表示。节目录节目录2022年5月31日星期二第六章 时序逻辑电路25A A、B B为为1 1分别表示投入一枚一元硬币和一枚五分别表示投入一枚一元硬币和一枚五角硬币，为角硬币，为0 0表示未投入。表示未投入。Y Y、Z Z为为1 1分别表示给分别表示给出饮料和找回一枚五角硬

17、币，为出饮料和找回一枚五角硬币，为0 0分别表示不分别表示不给饮料和不找回一枚五角硬币。给饮料和不找回一枚五角硬币。假定通过传感器产生的投币信号（假定通过传感器产生的投币信号（A=1A=1或或B=1B=1）在电路转入新状态的同时也随之消失。在电路转入新状态的同时也随之消失。节目录节目录2022年5月31日星期二第六章 时序逻辑电路26状态个数的确定；状态个数的确定； 状态间的转换关系状态间的转换关系S S2 2S S1 1S S0 001/0001/0001/10例例1 1 的状态转移图的状态转移图AB/YZ节目录节目录2022年5月31日星期二第六章 时序逻辑电路27例例1 1 的原始状态转

18、移图的原始状态转移图00/0000/0010/00AB/YZS S2 2S S1 1S S0 001/0001/0001/1010/1000/0010/11节目录节目录2022年5月31日星期二第六章 时序逻辑电路286.3 对下列原始状态转移表进行简化。对下列原始状态转移表进行简化。S(t)N(t)Z(t)XX0101AAB00BCA01CBD01DDC00表表 习题习题6.3-(1)6.3-(1)节目录节目录2022年5月31日星期二第六章 时序逻辑电路29进行顺序比较，作隐含表进行顺序比较，作隐含表解：解： 作状态对图作状态对图ABCDCBABCDCBADBC (a)(a)(b)(b)节

19、目录节目录2022年5月31日星期二第六章 时序逻辑电路30进行关联比较进行关联比较(c)(c)ABCDCBADBC 作最简状态转移表作最简状态转移表a.a.列出所有的等价对。列出所有的等价对。b.b.列出最大等价类。列出最大等价类。c.c.进行状态合并，并列出最简状态表。进行状态合并，并列出最简状态表。BC BC 、ADAD将将BCBC合并为状态合并为状态b b，ADAD合并为合并为a a，则，则BC BC 、ADAD节目录节目录2022年5月31日星期二第六章 时序逻辑电路31S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0a/1习题习题6.3-(1)6.3-(1)的最简状态转

20、移表的最简状态转移表节目录节目录2022年5月31日星期二第六章 时序逻辑电路32例例2 已知原始状态有已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：，经画隐含表进行比较，得到等价状态对：AE、AC、AG、BF、CE、CG、EG。试问最简。试问最简状态转移表中有几个状态。状态转移表中有几个状态。解：最大等价类为：解：最大等价类为：ACEGACEG、BFBF、D D、H H所以最简状态转移表中有所以最简状态转移表中有4个状态。个状态。节目录节目录2022年5月31日星期二第六章 时序逻辑电路336.4 试画出用试画出用MSI移存器移存器74194构成构成8位串

21、行位串行并并行码的转换电路（用三片行码的转换电路（用三片74194或两片或两片74194和一个和一个D触发器）。触发器）。解：解：(1)(1)用三片用三片74194构成。构成。节目录节目录2022年5月31日星期二第六章 时序逻辑电路34123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:串入0D0Q1Q2Q3Q4Q5Q6Q7QCRCPDDDDDD0MMQQQQSR123SL0

22、1321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CP1R(2)(3)D1D2D3D4D5D6D011CRCPDDDDDD0MMQQQQSR123SL013210741947D11118Q9Q10Q11Q(1)题题6.4 图图1 串入串入节目录节目录2022年5月31日星期二第六章 时序逻辑电路35题题6.4 8位串入位串入并出转换电路的状态转移表并出转换电路的状态转移表准备送数010CP7准备右移0110CP6准备右移01110CP5准备右移011110CP4准备右移0111110CP3准备右移01111110CP2准备右移01111111CP1准备送

23、数110清0下一操作Q0M0M1D0Q1Q2Q3Q4Q5Q6Q7Q8D0D1D0D1D2D0D1D2D3D0D1D2D3D4D0D1D2D3D4D5D0D1D2D3D4D5D0D1D2D3D4D5D6D6D70000000CP811011111110准备右移0节目录节目录2022年5月31日星期二第六章 时序逻辑电路36(2)(2)用两片用两片74194和一个和一个D触发器构成。触发器构成。题题6.4 图图2 123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 9

24、9 SELibraryYangHengXinMyDesign.ddbDrawn By:串入0D0Q1Q2Q3Q4QCRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CP1R(1)(2)D1D2D3D4D5D6D0117D15Q6Q7Q8Q1DC1R串入节目录节目录2022年5月31日星期二第六章 时序逻辑电路37123456ABCD654321DCBATitleNumberRevisionSizeBDate:23-Nov-2002Sheet of File:E:Design Explorer 99 SEL

25、ibraryYangHengXinMyDesign.ddbDrawn By:串入0D8Q0Q1Q2Q3QCRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CP1R(1)(2)D1D2D3D4D5D6D017D14Q5Q6Q7Q1DC1R1CP串入题题6.4 图图3 节目录节目录2022年5月31日星期二第六章 时序逻辑电路386.12 用四个用四个D触发器设计以下电路：触发器设计以下电路： (1)异步二进制加法计数器；异步二进制加法计数器；解：解：异步二进制加法计数器的异步二进制加法计数器的基本结构为基本

26、结构为a.TFFa.TFF形式形式b.CP1=CP， CPi = Qi-1 (上升沿触发)( i=2,3,n )节目录节目录2022年5月31日星期二第六章 时序逻辑电路39电路如下图所示。电路如下图所示。题题6.126.12电路图电路图123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1DC11DC11DC1QQQ123CP1DC1Q4节目录节目录2022年5月31日星期二

27、第六章 时序逻辑电路406.17 写出图写出图P6.17电路的状态转移表及模长电路的状态转移表及模长M=?题题 P6.17 123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:TPLQ74161QCCD3210QQQD3210DDDCRCP11CP节目录节目录2022年5月31日星期二第六章 时序逻辑电路41解：由图知，解：由图知，7416174161的预置数为的预置数为 Q

28、Q3 3Q Q2 211 11 ，预置，预置数控制端数控制端 L LD D 接接 Q Q1 1。电路先异步清零，则起始。电路先异步清零，则起始状态为状态为00000000，列状态转移表如下所示。，列状态转移表如下所示。n nn由状态转移表知，模长由状态转移表知，模长M=8，且具备自启动性。，且具备自启动性。节目录节目录2022年5月31日星期二第六章 时序逻辑电路42CP个数个数Q3Q2Q1Q0LD000000100111201000301111410000510111611000711111800000题题 P6.17 状态转移表状态转移表节目录节目录2022年5月31日星期二第六章 时序逻

29、辑电路43CP个数个数Q3Q2Q1Q0LD0000 101001 1 10001 011001 1 10010 101011 1 10011 011011 1 1CP个数个数Q3Q2Q1Q0LD0100 101101 1 10101 011101 1 10110 101111 1 10111 011111 1 1续表续表续表续表节目录节目录2022年5月31日星期二第六章 时序逻辑电路446.22 试分析图试分析图P6.22(b)计数器的分频比为多少？计数器的分频比为多少？图图P6.22(b)123456ABCD654321DCBATitleNumberRevisionSizeBDate:13

30、-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:TPLQ74161QCCD3210QQQD3210DDDCRCPTPLQ74161QCCD3210QQQD3210DDDCRCP(1)(2)11110001CPZ节目录节目录2022年5月31日星期二第六章 时序逻辑电路45解：两片解：两片74161都处于计数状态都处于计数状态 ( P=T=1 ) ，第，第1片片74161的预置数为的预置数为 ( 1001)2 ，第第2片片74161的预的预置数为置数为 ( 0111)2 ，都

31、使用置最小数法实现任意进，都使用置最小数法实现任意进制计数器。制计数器。对第对第1片片74161：M1 = N1-9，M1 = 7对第对第2片片74161：M2 = N2-7，M2 = 9两片两片74161采用异步级联方式，所以总模值采用异步级联方式，所以总模值M为为M = M1 M2 = 79 = 63即：即：fCP : fZ = 63:1节目录节目录2022年5月31日星期二第六章 时序逻辑电路466.25 试用试用7490设计用设计用8421BCD编码的模编码的模7计数器。计数器。解：先把解：先把7490设计成设计成8421BCD输出的模输出的模10计数器计数器(1)用用R01 、R02

32、 作反馈端；作反馈端； (2)用用S91 、S92 作反馈端。作反馈端。 (1)用用R01 、R02 作反馈端，即利用异步复作反馈端，即利用异步复0法，起法，起跳状态为跳状态为S7，即，即 ( 0111 )8421BCD，电路图如下所示，电路图如下所示。节目录节目录2022年5月31日星期二第六章 时序逻辑电路47题题 6.25 (1) 图图123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbD

33、rawn By:7490Q13R01029192RSS0CPCPQ2Q1Q0&CP节目录节目录2022年5月31日星期二第六章 时序逻辑电路48(2)用用S91 、S92 作反馈端，即利用异步置最大数作反馈端，即利用异步置最大数法，起跳状态为法，起跳状态为SM-1，即，即S6 ，( 0110 )8421BCD，电，电路图如下所示。路图如下所示。123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddb

34、Drawn By:7490Q13R01029192RSS0CPCPQ2Q1Q0CP题题 6.25 (2) 图图节目录节目录2022年5月31日星期二第六章 时序逻辑电路496.35 用用DFF设计设计移存型序列信号发生器，要求移存型序列信号发生器，要求产生的序列信号为产生的序列信号为(1)11110000；解：解： 求触发器的级数求触发器的级数1loglog22MnM得得 n = 3 。列状态转移表列状态转移表M=8，由，由节目录节目录2022年5月31日星期二第六章 时序逻辑电路50111111模数状态转移路线Q1Q2Q3M=1取取n=4n=4，列状态转移表及相应，列状态转移表及相应D D1

35、 1的值。的值。节目录节目录2022年5月31日星期二第六章 时序逻辑电路51Q4 Q3 Q2 Q1状态转移路线模数D1 1 1 1 10 1 1 1 00 1 1 0 00 1 0 0 00 0 0 0 01 0 0 0 11 0 0 1 11 0 1 1 11 1 1 1 1M=8节目录节目录2022年5月31日星期二第六章 时序逻辑电路52求激励函数求激励函数D D1 1Q4Q3Q2Q1 010000111011110010110100D D1 1D1 = Q4节目录节目录2022年5月31日星期二第六章 时序逻辑电路53画电路图画电路图123456ABCD654321DCBATitle

36、NumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1DC1S1DC1S1DC1SQQQ123CP1DC1SQ4题题 6.35 图图节目录节目录2022年5月31日星期二第六章 时序逻辑电路546.40 写出图写出图P6.40中中74161输出端的状态编码表及输出端的状态编码表及74151输出端产生的序列信号。输出端产生的序列信号。题题 P6.40123456ABCD654321DCBATitleNumberRevisionS

37、izeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:TPLQ74161QCCD3210QQQD3210DDDCRCP D D D D013412 D74151 D A A A20 EN Y567DDCP111&F0000110Q0Q0节目录节目录2022年5月31日星期二第六章 时序逻辑电路55解：解：74161采用复采用复0法，实现模法，实现模M=10的计数器，的计数器，其状态转移表如下所示：其状态转移表如下所示：74151输出端产生的序列信号为：输出端产生的序列信号为：1111000110，节目录节目录2022年5月31日星期二第六章 时序逻辑电路56Q3 Q2 Q1 Q0状态转移路线状态转移路线F 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 11 1 0 0 01 1 0 0 10 1/0 0 1/0 0节目录节目录