集成电路的制造工艺流程课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《集成电路的制造工艺流程课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 制造 工艺流程 课件
- 资源描述:
-
1、半导体制造工艺流程2022-6-21半导体相关知识半导体相关知识 本征材料:纯硅 9-10个9 250000.cm N型硅: 掺入V族元素-磷P、砷As、锑Sb P型硅: 掺入 III族元素镓Ga、硼B PN结:NP-+2022-6-22半导体元件制造过程可分为半导体元件制造过程可分为 前段(前段(Front EndFront End)制程)制程 晶圆处理制程(晶圆处理制程(Wafer FabricationWafer Fabrication;简称;简称 Wafer Wafer FabFab)、)、 晶圆针测制程(晶圆针测制程(Wafer ProbeWafer Probe);); 後段(後段(
2、Back EndBack End) 构装(构装(PackagingPackaging)、)、测试制程(测试制程(Initial Test and Final TestInitial Test and Final Test)2022-6-23一、晶圆处理制程一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程 ,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与 含尘(Particle)均需控制的无尘
3、室(Clean-Room),虽然详细的处理程序是随著产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适 当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。2022-6-24二、晶圆针测制程二、晶圆针测制程 经过Wafer Fab之制程後,晶圆上即形成一格格的小格 ,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆 上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性, 而不合格的
4、的晶粒将会被标上记号(Ink Dot),此程序即 称之为晶圆针测制程(Wafer Probe)。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒 2022-6-25三、三、ICIC构装制程构装制程 IC構裝製程(Packaging):利用塑膠或陶瓷包裝晶粒與配線以成積體電路 目的:是為了製造出所生產的電路的保護層,避免電路受到機械性刮傷或是高溫破壞。2022-6-26半导体制造工艺分类PMOS型双极型MOS型CMOS型NMOS型BiMOS饱和型非饱和型TTLI2LECL/CML2022-6-27半导体制造工艺分类 一 双极型IC的基本制造工艺: A 在元器件间要做电隔离区(PN结隔离、全介质隔离
5、及PN结介质混合隔离) ECL(不掺金) (非饱和型) 、TTL/DTL (饱和型) 、STTL (饱和型) B 在元器件间自然隔离 I2L(饱和型)2022-6-28半导体制造工艺分类 二 MOSIC的基本制造工艺: 根据栅工艺分类 A 铝栅工艺 B 硅 栅工艺 其他分类1 、(根据沟道) PMOS、NMOS、CMOS2 、(根据负载元件)E/R、E/E、E/D 2022-6-29半导体制造工艺分类 三 Bi-CMOS工艺: A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础2022-6-210双极型集成电路和MOS集成电路优缺点双极型集成电路中等速度、驱动能力强、模拟精度高、功耗
6、比较大CMOS集成电路低的静态功耗、宽的电源电压范围、宽的输出电压幅度(无阈值损失),具有高速度、高密度潜力;可与TTL电路兼容。电流驱动能力低2022-6-211半导体制造环境要求 主要污染源:微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 超净间:洁净等级主要由 微尘颗粒数/m3 0.1um 0.2um 0.3um 0.5um 5.0umI级 35 7.5 3 1 NA10 级 350 75 30 10 NA100级 NA 750 300 100 NA1000级 NA NA NA 1000 72022-6-212半导体元件制造过程半导体元件制造过程前段(前段(Front EndF
7、ront End)制程)制程-前工序 晶圆处理制程(晶圆处理制程(Wafer FabricationWafer Fabrication;简称;简称 Wafer FabWafer Fab)2022-6-213典型的PN结隔离的掺金TTL电路工艺流程一次氧化衬底制备隐埋层扩散外延淀积热氧化隔离光刻隔离扩散再氧化基区扩散再分布及氧化发射区光刻背面掺金发射区扩散反刻铝接触孔光刻铝淀积隐埋层光刻基区光刻再分布及氧化铝合金淀积钝化层中测压焊块光刻2022-6-214横向晶体管刨面图CBENPPNPP+P+PP2022-6-215纵向晶体管刨面图CBENPCBENPN+p+NPNPNP2022-6-216N
8、PN晶体管刨面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+2022-6-2171.衬底选择P型Si 10.cm 111晶向,偏离2O5O晶圆(晶片) 晶圆(晶片)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成 冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分 解过程,制成棒状或粒状的多晶硅。一般晶圆制造厂,将多晶硅融解 后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长,重76.6公斤的 8寸 硅晶棒,约需 2天半时间长成。经研磨、抛光、切片后,即成半导体之原料 晶圆片2022-6-218第一次光刻N+埋层扩散孔 1。减小集电极串联电阻 2。减小寄生
9、PNP管的影响SiO2P-SUBN+-BL要求:1。 杂质浓度大2。高温时在Si中的扩散系数小,以减小上推3。 与衬底晶格匹配好,以减小应力涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜-清洗N+扩散(P)2022-6-219外延层淀积1。VPE(Vaporous phase epitaxy) 气相外延生长硅SiCl4+H2Si+HCl2。氧化TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL2022-6-220第二次光刻P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P
10、+P+涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜-清洗P+扩散(B)2022-6-221第三次光刻P型基区扩散孔决定NPN管的基区扩散位置范围SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗基区扩散(B)2022-6-222第四次光刻N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。 AlN-Si 欧姆接触:ND1019cm-3,SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗扩散2022-6-223第五次光刻
11、引线接触孔 SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗2022-6-224第六次光刻金属化内连线:反刻铝 SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂胶烘烤-掩膜(曝光)-显影-坚膜蚀刻清洗去膜清洗蒸铝2022-6-225CMOS工艺集成电路2022-6-226CMOS集成电路工艺-以P阱硅栅CMOS为例 1。光刻I-阱区光刻,刻出阱区注入孔 N-SiN-SiSiO22022-6-227CMOS集成电路工艺-以P阱硅栅CMOS为例 2。阱
展开阅读全文