数字电路数字电子技术第4章课件.ppt

1、数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出4.4 数据选择器数据选择器第四章第四章 组合逻辑电路组合逻辑电路4.3 译码器译码器4.5 数值比较器数值比较器4.6 加法器加法器4.2 编码器编码器4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法4.7 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.8 组合逻辑电路的组合逻辑电路的VHDL描述描述数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出4.14.1组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法每一个输出变量是全部每一个输出变量是全

2、部或部分输入变量的函数：或部分输入变量的函数：L1=f1（A1、A2、Ai）L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai） 一一. 组合逻辑电路的特点组合逻辑电路的特点: 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。组合组合逻辑逻辑电路电路A1A2AiL1L2Lj数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出二、组

3、合逻辑电路的分析方法例例4.1.14.1.1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换分析过程一般包含以下几个步骤：分析过程一般包含以下几个步骤：4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法&11ABCLP数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出&11ABCLP（3）由表达式列出真值表。）由表达式列出真值表。ABCP CPBPAPL ABCCABCBABCA CBAABCCBA

4、ABCCBAABCL )( （4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1”，所以这个，所以这个电路称为电路称为“不一致电路不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表解：解：（1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P）。）。（2）化简与变换：）化简与变换：4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退

5、出退出例例4.1.24.1.2：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：（解：（1）由逻辑图逐级写出逻辑表达式。）由逻辑图逐级写出逻辑表达式。011AAL 012122AAALAL 012323AAAALAL （2）列出真值表）列出真值表:A3 A2 A1 A0LA3 A2 A1 A0L0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1011010011 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 110010110（3）分析逻

6、辑功能：）分析逻辑功能：4位奇偶校验器。位奇偶校验器。4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法=1=1A=1=1=1=1LL12L01A2AA3数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出三、组合逻辑电路的设计方法例例3.4.1：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1）列真值表：）列真值表：（2 2）用卡诺图用卡诺图化简。化简。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111 L三人表

7、决电路真值表三人表决电路真值表ABC0000111110 A B C11110000实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式设计过程的基本步骤：设计过程的基本步骤：4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出ACBCABL （4）如果，要求用与非门实现该逻辑电路，就应将表达）如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非式转换成与非与非表达式：与非表达式： 画出逻辑图画出逻辑图: ACBCA

8、BACBCABL 得最简与得最简与或表达式：或表达式：（3）画出逻辑图）画出逻辑图:4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法L&11ABCCB&A&L&数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出解：解：（1）列真值表：）列真值表：（2）由真值表写出各输出）由真值表写出各输出的逻辑表达式：的逻辑表达式：00IL 101IIL 2102IIIL 输输 出出输输 入入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2真真 值值 表表例例3.4.23.4.2：设计一个电话机信

9、号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、（火警）、I1（盗警）（盗警）和和I2（日常业务）三种输入信号，通过排队电路分别从（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含（每片含4个个2输入端与

10、非门）实现输入端与非门）实现4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出 （4 4）画出逻辑图：）画出逻辑图：00IL 101IIL 2102102IIIIIIL （3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式：4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法&LI02I1I2L0L1数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出真真 值值 表表输出（输出（8421码）码）输入（余输入（余3码）

11、码）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0L3 L2 L1 L0A3 A2 A1 A0例例3.4.3：设计一个将余：设计一个将余3码变换成码变换成8421码的组合逻辑电路。码的组合逻辑电路。解：解：（1）根据题目要求，列出真值表：）根据题目要求，列出真值表：4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法数字电子技术基础数字

12、电子技术基础上一页上一页下一页下一页回目录回目录退出退出3LA1A3A2A001000000012LA1A3A2A0000100111001301202001222 AAAAAAAAAAAAAAAAL 1300323033AAAAAAAAAAL1123 （2）用卡诺图进行化简。（注意利用无关项）用卡诺图进行化简。（注意利用无关项）4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出1LA1A3A2A010100001100LA1A3A2A0011001101000AL 0110011AAAA

13、AAL 4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出00AL 011AAL 013012022 AAAAAAAAL 0323AAAAAL13 逻辑表达式：逻辑表达式：（3）由逻辑表达）由逻辑表达式画出逻辑图。式画出逻辑图。4.1 4.1 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法LLLA&=1=13L0A1A&230&1A&112&111000000数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出4.2 编码器编码器一、编码器的基本概

14、念及工作原理一、编码器的基本概念及工作原理 编码编码将某一特定的逻辑信号变换为二进制代码。将某一特定的逻辑信号变换为二进制代码。编码器有若干个输入，对每一个有效的输入信号，编编码器有若干个输入，对每一个有效的输入信号，编码器产生一组码器产生一组惟一的惟一的二进制代码输出。一般而言，二进制代码输出。一般而言，N个不同个不同的信号，至少需要的信号，至少需要n位二进制数编码。位二进制数编码。N和和n之间满足下列关之间满足下列关系系:2nN 能够实现编码功能的逻辑部件称为编码器能够实现编码功能的逻辑部件称为编码器。数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出例：例：设计

15、一个键控设计一个键控8421BCD码编码器。码编码器。 4.2 4.2 编码器编码器 SSSSSSSSSS56789ABCD41k1k10103CC12V0数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出98SSA 7654SSSSB 解：解：（1 1）列出真值表：）列出真值表：输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D98SS 7654SSSS 1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1 1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

16、0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出的逻辑表达式为： 4.2 4.2 编码器编码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出76327632SSSSSSSSC 重新整理得：重

17、新整理得：（3）由表达式画）由表达式画出逻辑图：出逻辑图：9753197531SSSSSSSSSSD 98SSA 7654SSSSB 7632SSSSC 97531SSSSSD 4.2 4.2 编码器编码器 SSSSSSSSSS5678941k1k10103CC12V0&AB&C&D&0 01 11 10 00 0数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出（4 4）增加）增加控制使能标志控制使能标志GS ： 4.2 4.2 编码器编码器 SSSSSSSSSS6V&CGSCC&710&A&351k1k1010D49B&81120SDCBAGS 输输 入入输输 出

18、出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0

19、 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出二、二进制编码器二、二进制编码器输输 出出输输 入入0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1A2 A1 A0I0 I1 I2

20、 I3 I4 I5 I6 I7 3 3位二进制编码器真值表位二进制编码器真值表3位二进制编码器位二进制编码器: 8个输入端，个输入端，3个输出端，常称为个输出端，常称为8线线3线编码器。线编码器。 4.2 4.2 编码器编码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出765IIIIA42 76321IIIIA 75310IIIIA 由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：用门电路实现逻辑电路： 4.2 4.2 编码器编码器 101&AII1IIA17&4611I122310I511IAI&数字电子技术基础数字

21、电子技术基础上一页上一页下一页下一页回目录回目录退出退出三、优先编码器三、优先编码器集成优先编码器举例集成优先编码器举例74148（8线线-3线）线）注意：该电路为反码输出。注意：该电路为反码输出。EI为使能输入端为使能输入端(低电平有效低电平有效)，EO为使能输出端为使能输出端(高高电平有效电平有效) ，GS为优先编码工作标志为优先编码工作标志(低电平有效低电平有效)。 4.2 4.2 编码器编码器 输输 入入输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0

22、1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出2&11&11101&1A11EOAI111GS20IAIEI711&11II111I64131II15101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS 4

23、.2 4.2 编码器编码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出四四、编码器的应用编码器的应用 4.2 4.2 编码器编码器 1编码器的扩展编码器的扩展用两片用两片74148优先编码器串行扩展实现的优先编码器串行扩展实现的16线线4线优先编码器线优先编码器&31013X05010XX2IEO3&3GS571EIXXEI&GS129XII606I&XX145XX74148(1)74148(1)7I42Y11152GS1X74AAX01EOAII6A1III10XA74148(2)74148(2)23IIIYXIIEO2X42IEIYY8X0A01100全全

24、11111110设：设：X15X14X13X12X11X10X9X8X7X6X5X4X3X2X1X0=11111111 11111101数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出1编码器的扩展编码器的扩展用两片用两片74148优先编码器串行扩展实现的优先编码器串行扩展实现的16线线4线优先编码器线优先编码器&31013X05010XX2IEO3&3GS571EIXXEI&GS129XII606I&XX145XX74148(1)74148(1)7I42Y11152GS1X74AAX01EOAII6A1III10XA74148(2)74148(2)23IIIYXI

25、IEO2X42IEIYY8X0A011111100110设：设：X15X14X13X12X11X10X9X8X7X6X5X4X3X2X1X0=11111101 11111111 4.2 4.2 编码器编码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出 4.2 4.2 编码器编码器 2 2组成组成8421BCD 8421BCD 编码器编码器&1IIA7021I21II4IY011IA0II53Y30234YIII12Y9EO8GSIEIIGI5AI3I671&246I7414874148GGG00100011数字电子技术基础数字电子技术基础上一页上一页下一页下一

26、页回目录回目录退出退出2 2组成组成8421BCD 8421BCD 编码器编码器&1IIA7021I21II4IY011IA0II53Y30234YIII12Y9EO8GSIEIIGI5AI3I671&246I7414874148GGG01111000 4.2 4.2 编码器编码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出4.3 4.3 译码器译码器输输 出出输输 入入1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 01 0 0 00 0 10 1 00 1 1Y0 Y1 Y2 Y3 EI A B2 2线线4 4线译码器真值表线译码器真值

27、表一译码器的基本概念及工作原理一译码器的基本概念及工作原理译码器译码器将输入代码转换成特定的输出信号将输入代码转换成特定的输出信号例：例：2线线4线译码器线译码器数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出BAEIY 0BAEIY 2ABEIY 3写出各输出函数表达式：写出各输出函数表达式：画出逻辑电路图：画出逻辑电路图：BAEIY 1 4.3 4.3 译码器译码器 111ABEI&Y0Y1Y2Y3数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出二、集成译码器二、集成译码器1.1.二进制译码器二进制译码器74138741383 3线线

28、8 8线译码器线译码器输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11

29、 1 1 1 1 1 1 0 4.3 4.3 译码器译码器 4.3 4.3 译码器译码器 输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1

30、1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 001AAAY20 01AAAY20 01AAAY21 01AAAY21 01AAAY27 01AAAY27 )(B2A2120GGGAAAY01 )(B2A2121GGGAAAY01 )(B2A2127GGGAAAY01 考考虑虑控控制制变变量量GA0AY&YY12YY7AY2Y&11&36Y&0&5&14&11111G2BG12A012AAA01AAA2012AAAB2A21GGG)(B2A2120GGGAAAY01 )(B2A2121GGGAAAY01 )(B2A2127GGGAAAY01 G1

31、46Y1Y16741385YVcc47Y7G10381192A5GND12Y4（b）6311521321AAA02BGYY02Y1 4.3 4.3 译码器译码器 输输 出出输输 入入0 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1

32、1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0 7442 7442真值表真值表 4.3 4.3 译码器译码器 2.42.4线线-10-10线译码器线译码

33、器74427442数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出121AA01A111113A8&Y2YY11903Y&YY&Y5Y&YY74&6& 7442 7442的逻辑图：的逻辑图： 4.3 4.3 译码器译码器 三、译码器的应用三、译码器的应用1译码器的扩展译码器的扩展用两片用两片74138扩展为扩展为4线线16线译码器线译码器 4.3 4.3 译码器译码器 Y0151246YYY2AY11YYY113YY1GAYG2A32A1Y05Y4Y01Y3Y916Y5Y7Y14YAY4Y7Y030AG74138(2)10310A74138(1)GYYAA22B2B

34、YYYEAAG8212AG7121YY56YY5001000100数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出Y0151246YYY2AY11YYY113YY1GAYG2A32A1Y05Y4Y01Y3Y916Y5Y7Y14YAY4Y7Y030AG74138(2)10310A74138(1)GYYAA22B2BYYYEAAG8212AG7121YY26YY51010001译码器的扩展译码器的扩展用两片用两片74138扩展为扩展为4线线16线译码器线译码器 4.3 4.3 译码器译码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出2实

35、现组合逻辑电路实现组合逻辑电路ACBCABLABCCABCBABCAL 7653mmmm解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。=m3+m5+m6+m7用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数。例例4.3.1 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数： 4.3 4.3 译码器译码器 1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出ABC

36、CBACBACBAL 7421mmmmmmmm 7421CABCBABCAF 65mmmmmm 3653CABCBACBACBAG 642mmmmmmmm 06420输输 出出输输 入入0 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表例例4.3.2 已知某组合逻辑电路的已知某组合逻辑电路的真值表，试用译码器和门电路真值表，试用译码器和门电路设计该逻辑电路。设计该逻辑电路。解：解：写出各输出的最小项表达式，写出各输出的最小项表达式，再转换成与非再转换成与

37、非与非形式与非形式: 4.3 4.3 译码器译码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出 用一片用一片74138加三个与非门加三个与非门就可实现该组合逻辑电路。就可实现该组合逻辑电路。 可见，用译码器实现多输出逻可见，用译码器实现多输出逻辑函数时，优点更明显。辑函数时，优点更明显。65mmmF 37421mmmmL 642mmmmG 0与非与非与非形式与非形式: 4.3 4.3 译码器译码器 3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出

38、退出3构成数据分配器构成数据分配器数据分配器数据分配器将一路输入数据根据地址选择码分配给多将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。路数据输出中的某一路输出。 4.3 4.3 译码器译码器 Dn n位地址选择信号位地址选择信号0D1D2Dn-1数数数数据据据据输输输输出出入入数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出输输 出出地址选择信号地址选择信号D0=DD1=DD2=DD3=DD4=DD5=DD6=DD7=D0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0数据分配器功能表数据分配器功能表用

39、译码器设计一个用译码器设计一个“1线线-8线线”数据分配器数据分配器 4.3 4.3 译码器译码器 0YY1Y23Y4YY5Y67YAAA2102AGG12BG74183D100D1D2D3DD45DD6D7输输出出据据数数数数输输入入据据地址选择信号地址选择信号数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出 四、数字显示译码器四、数字显示译码器 数字显示器分类：数字显示器分类： 按显示方式分，有字型重叠式、分段式、点阵式等。按显示方式分，有字型重叠式、分段式、点阵式等。 按发光物质分，有辉光显示器、荧光显示器、半导体显按发光物质分，有辉光显示器、荧光显示器、半导

40、体显示器，又称发光二极管示器，又称发光二极管(LED)显示器、液晶显示器等。显示器、液晶显示器等。数字系统数字系统 译码器译码器 4.3 4.3 译码器译码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出fabcdegDPCOMdcDPefCOMbag1七段式七段式LED显示器显示器 4.3 4.3 译码器译码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出LED显示器有两种结构：显示器有两种结构： 2七段显示译码器七段显示译码器7448 7448是一种与是一种与共阴极共阴极数字显示数字显示器配合使用的集成译码器。器配合使用的集成

41、译码器。 4.3 4.3 译码器译码器 共阳极：共阳极：COMabcdefgDP 共阴极：共阴极：COMabcdefgDP b c dagfe3AA2A1A07448LTRBIBI/RBO数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出 4.3 4.3 译码器译码器 1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1

42、 0 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g输输 出出1111111111111111001 BI/RBO输入输入/输出输出0123456789101112131415灭灯灭灯灭零灭零试灯试灯功能功能（输入）（输入）1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 1LT RBI显示显示字形字形输输 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1

43、 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2 A1 A0 七段显示译码器七段显示译码器74487448的功能表的功能表数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出7448的逻辑功能：的逻辑功能：（3）正常译码显示。）正常译码显示。LT=1， RBI =1 ，BI/RBO=1时，正常工作，对输时，正常工作，对输入为十进制数入为十进制数015的二进制码（的二进制码（00001111）进行译码，产生对应）进行译码，产生对应的七段显示码。的七段显示码。（

44、2）灭零）灭零RBI 。当当LT=1， 如果如果RBI =1，输入为，输入为0的二进制码的二进制码0000时，时，正常工作正常工作,产生产生0的七段显示码；如果此时的七段显示码；如果此时RBI =0 ，则译码器的则译码器的ag输出全输出全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端称为灭零输入端。（1）试灯）试灯LT。当当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段，数码管七段全亮。由此可以检测显示器七个发光段的好坏。全亮。由此可以检测显示器七个发光段的好坏。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以

45、作输入端，也可以作输出端。 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输出均输出0，显示器全灭。因此显示器全灭。因此BI称为灭灯输入端。称为灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为灭又称为灭零输出端。零输出端。 4.3 4.3 译码器译码器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出将将BI/RBO和和RBI配合使

46、用，配合使用，可以实现多位数显示时的可以实现多位数显示时的“无效无效0消隐消隐”功能。功能。 4.3 4.3 译码器译码器 0 0A ARBO2 21 11A AA A2 2A ARBOA AA ARBI2 20 03 3A ARBO1 13 31 1agA AA A1A A2 2A AA ARBO3 3A AA AA ARBI2 20 02 20 0ag1 1RBI3 31 13 3agA AagA AA AA AA ARBIA ARBI1 1A Aag0 0agRBORBI0 03 3RBOA AA A00数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出4.4

47、数据选择器数据选择器2-1n位地址选择信号DD1D0Y出n输据据入输数数一、一、 数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数据选择器数据选择器根据地址选择码从多路输入数据中选择一根据地址选择码从多路输入数据中选择一路，送到输出。路，送到输出。数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出GDAADAADAADAAY )(3011000120110 101 0 10 001 0 1 1 001 0 1 0 10G1 1A1 A0输输 出出输输 入入010 1 YD3 D2 D1 D0 四选一数据选择器的真值表四选一数据选择器的真值表例：例：四选

48、一数据选择器四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑表达式： 4.4 4.4 数据选择器数据选择器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出DA0123D10ADDGY11&11111由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：GDAADAADAADAAY )(30110001201101AA01AA01AA01AA 4.4 4.4 数据选择器数据选择器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出DA0123D10ADDGY11&111110 01 10 01 11 11 10 00

49、01 11 11 11 11 10 00 0GDAADAADAADAAY )(301100012011 4.4 4.4 数据选择器数据选择器 数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出213DD0DDG1DD64DD7511&1YY11A1A1121A01二、集成数据选择器二、集成数据选择器集成数据选择器集成数据选择器74151（8选选1数据选择器）数据选择器）GDAAADAAADAAAY )(701202001211012AAA012AAA01AAA2 4.4 4.4 数据选择器数据选择器 41235671516GND741518910111214134AA

50、1A20DD5DD762D130DDDYVccGY数字电子技术基础数字电子技术基础上一页上一页下一页下一页回目录回目录退出退出Y Y地地 址址 选选 择择使使 能能输输 出出输输 入入100000000G0 1D0 D0 D1 D1 D2 D2D3 D3 D4 D4D5 D5 D6 D6 D7 D7 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0集成数据选择器集成数据选择器74151的真值表的真值表 4.4 4.4 数据选择器数据选择器 三、数据选择器的应用三、数据选择器的应用1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成