第2章微型计算机基础课件.ppt

1、1第第2 2章章 微型计算机基础微型计算机基础2主要内容：主要内容：l微型机的构成及工作原理微型机的构成及工作原理l80888088/ /8086 8086 CPU的结构及工作原理的结构及工作原理l系统总线系统总线32.1 2.1 微型机的基本结构微型机的基本结构掌握掌握：l微机系统的基本组成微机系统的基本组成l微型机的工作原理微型机的工作原理l微机微机80888088的存储器组织的存储器组织4一、一、微型计算机系统组成系统组成微型计算机系统的三个层次微型计算机系统的三个层次 微处理器微处理器( (Microprocessor) ) 微型计算机微型计算机( (Microcomputer) 微型

2、计算机系统微型计算机系统( (Microcomputer System)5微型计算机系统的三个层次微型计算机系统的三个层次微 处 理 器微 处 理 器CPUCPU存储器I/O接口总线 硬件系统软件系统微微 型型计算机计算机系系 统统微微 型型计算机计算机( (主机主机) )外 设ALU寄存器控制器键盘、鼠标显示器软驱、硬盘、光驱 打印机、扫描仪系统软件应用软件6核心级核心级微处理器l微处理器简称微处理器简称CPU，是计算机的核心，是计算机的核心，主要包括：主要包括： 运算器运算器ALU 控制器控制器CU 寄存器组寄存器组Registers(简称简称Regs或或R)lCPU实现了运算功能和控制功

3、能实现了运算功能和控制功能7硬件系统级硬件系统级微型计算机微型计算机l以微处理器为核心，配上只读存储器以微处理器为核心，配上只读存储器(ROM)、读写存储器读写存储器(RAM)、输入、输入/输出输出(I/O)接口电路及接口电路及系统总线等部件，就构成了系统总线等部件，就构成了微型计算机微型计算机。l将将CPU、存储器、存储器、I/O接口、总线等集成在一接口、总线等集成在一片超大规模集成电路芯片上，称为单片微型计片超大规模集成电路芯片上，称为单片微型计算机，简称算机，简称单片机单片机。8系统级系统级l以以微型计算机微型计算机为中心，配以相应的为中心，配以相应的外围设备外围设备以以及控制微型计算机

4、工作的及控制微型计算机工作的软件软件，就构成了完整，就构成了完整的的微型计算机系统微型计算机系统。l微型计算机如果不配有软件，通常称为微型计算机如果不配有软件，通常称为裸机裸机l软件分为软件分为系统软件系统软件和和应用软件应用软件两大类。两大类。9一、微型计算机的基本结构微处理器微处理器（CPU）存储器存储器(M) 输入输入/输出接口输出接口(I/O接口接口)总线总线(BUS)1. 微型计算机的微型计算机的硬件系统硬件系统10微型计算机的概念结构存储器I/O接口输入设备I/O接口地址总线地址总线 ABAB输出设备CPU数据总线数据总线 DBDB控制总线控制总线 CBCBI/O接口AB: Add

5、ress BusDB: Data BusCB: Control Bus11（一） 主机硬件系统CPUl作用作用: 计算机的控制中心，提供运算、判断能力计算机的控制中心，提供运算、判断能力l构成：构成：ALU、CU、Regs（P29图图2-3）例：Intel 8088/8086、PIII、P4、Celeron AMD K7（Athlon、Duron）CPU的位数的位数(字长字长)：4位、8位、16位、32位、64位 是指一次能处理的数据的位数12（二） 主机硬件系统存储器M Ml功能功能: 存放存放程序程序和和数据数据的记忆装置的记忆装置l用途：存放程序和要操作的各类信息（数据、用途：存放程序和

6、要操作的各类信息（数据、文字、图像、。）文字、图像、。）l分类分类: 内存：内存：ROM、RAMl特点：随机存取，速度快，容量小 外存：磁盘外存：磁盘(软软/硬盘、光盘、半导体盘、硬盘、光盘、半导体盘、U盘盘l特点：顺序存取/块存取，速度慢，容量大13 有关内存储器M的几个概念(1) 内存单元的地址和内容内存单元的地址和内容(2) 内存容量内存容量(3) 内存的操作内存的操作(4) 内存的分类内存的分类14(1)内存单元的地址和内容l内存包含有很多存储单元内存包含有很多存储单元(每个内存单元包含每个内存单元包含8bit)，为区，为区分不同的内存单元，对计算机中的每个内存单元进行编分不同的内存单

7、元，对计算机中的每个内存单元进行编号，号，内存单元的编号就称为内存单元的编号就称为内存单元的地址内存单元的地址。1 0 1 1 0 1 1 038F04H内存单内存单元地址元地址内存单内存单元内容元内容.Bit 7 6 5 4 3 2 1 00 1 0 1 1 0 0 0*内存单元有时内存单元有时又称为又称为地址单元地址单元15(2)内存容量l即内存单元的个数即内存单元的个数，以字节，以字节ByteByte为单位。为单位。l注意：注意：内存空间内存空间与与内存容量内存容量的区别的区别 内存容量内存容量：实际实际配置的内存大小。例：某微机配置配置的内存大小。例：某微机配置2条条 128MB的的S

8、DRAM内存条，其内存容量为内存条，其内存容量为256MB 内存空间内存空间：又称存储空间、寻址范围，是指微机的：又称存储空间、寻址范围，是指微机的最大最大 的寻址能力，与的寻址能力，与CPU的地址总线宽度有关。的地址总线宽度有关。16(3) 内存操作内存操作l读：读：将内存单元的内容取入将内存单元的内容取入CPUCPU，原单元内容不改变；原单元内容不改变；l写：写：CPUCPU将信息放入内存单元，单元中原内容被覆盖；将信息放入内存单元，单元中原内容被覆盖；l刷新：刷新：对对CPU透明，仅动态存储器有此操作透明，仅动态存储器有此操作l内存的读写的内存的读写的操作步骤操作步骤为：为：lCPU把要

9、读写的内存单元的地址放到AB上l若是写操作， CPU紧接着把要写入的数据放到DB上lCPU通过CB发出读写命令l数据被写入指定的单元或从指定的单元读出到DBl若是读操作， CPU紧接着从DB上取回数据参见P30图2-517(4) 内存储器的分类内存储器的分类l读写存储器或随机存取存储器（读写存储器或随机存取存储器（RAMRAM）n可读可写可读可写n易失性，临时存放程序和数据易失性，临时存放程序和数据l只读存储器（只读存储器（ROMROM）n工作时只能读工作时只能读n非易失性，永久或半永久性存放信息非易失性，永久或半永久性存放信息18（三）主机硬件系统输入/输出接口l简写为简写为I/O接口接口，

10、是，是CPUCPU与外部设备间的与外部设备间的桥梁桥梁CPUI/O接口接口外设外设19接口的功能l提供提供驱动驱动外设的外设的电压电压或或电流电流；l匹配匹配计算机与外设之间的计算机与外设之间的信号电平信号电平、速度速度、信号类型信号类型、数据格式数据格式等；等；l缓存缓存CPU发给外设的发给外设的数据数据、控制控制命令命令 和外设提供的运行和外设提供的运行状态状态信息；信息；l提供两者间提供两者间数据传递控制方式数据传递控制方式: DMA控制、控制、中断中断控制控制(还有还有无条件无条件、查询查询）。）。20（四） 主机硬件系统总线总线BUSl连接多个功能部件的一组公共信号线连接多个功能部件

11、的一组公共信号线l地址总线地址总线AB：用来传送：用来传送CPU输出的地址信号，确输出的地址信号，确定被访问的存储单元、定被访问的存储单元、I/O端口。端口。 地址线的地址线的根数根数决定了决定了CPU的寻址范围的寻址范围。 CPU的寻址范围的寻址范围 = 2n， n-地址线根数地址线根数l数据总线数据总线DB：在：在CPU与存储器、与存储器、I/O接口之间数据接口之间数据传送的公共通路。传送的公共通路。数据总线的数据总线的条数条数(字长字长)决定决定CPU一次最多可以传送的数据宽度。一次最多可以传送的数据宽度。l控制总线控制总线CB：用来传送各种控制信号用来传送各种控制信号,如读、写等如读、

12、写等212. 微型计算机的软件系统l软件定义软件定义：为运行、管理和维护计算机：为运行、管理和维护计算机系统或为实现某一功能而编写的各种系统或为实现某一功能而编写的各种程程序序的总和及其的总和及其相关资料文档相关资料文档。系统软件系统软件应用软件应用软件操作系统操作系统编译系统编译系统网络系统网络系统工具软件工具软件软件软件223.微型计算机的物理结构CPU北桥北桥南桥南桥RAMCacheAGPCRTBIOSKBD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端总线/CPU总线接口卡接口卡外设总线扩展槽23微型计算机的物理结构24INTEL 845GE主板主板

13、25主板的主要硬件构成l CPU插座插座l 芯片组（南北桥芯片组（南北桥/ 加速中心加速中心HUB）l 内存插槽内存插槽l 高速缓存（现已集成到高速缓存（现已集成到CPU内部）内部）l 系统系统BIOS，硬件控制，硬件控制l CMOS，存放硬件配置参数、，存放硬件配置参数、 系统自检及引导程序系统自检及引导程序l 总线扩展槽，总线扩展槽，PCI、ISAl 串行、串行、USB、并行接口、并行接口l 软软/硬盘、光驱插座硬盘、光驱插座26芯片组芯片组lCPU的外围控制芯片，通常为的外围控制芯片，通常为2片片l两种架构：南北桥、两种架构：南北桥、HUB（加速中心）（加速中心）l南北桥南北桥n北桥提供

14、CPU/主存/高速缓存的连接、AGP接口、PCI桥接n南桥提供USB、IDE(FDD/HDD)、串/并口及ISA桥接等例如：Intel 440BX、VIA694(KT133)+686B、SiS 645等lHUBnGMCHAGP接口、存储器通道nICHPCI桥接、IDE控制器、USB、串/并口nFWH系统BIOS、显示BIOS、随机数发生器例如：例如：Intel 810、Intel 815、Intel845等等27二、计算机的工作过程存储程序计算机存储程序计算机又称为冯诺依曼型计算机l以以运算器运算器为核心、以为核心、以存储程序原理存储程序原理为基础为基础l将计算过程描述为由许多条指令按一定顺序

15、组成的程序，即程序是由多条有逻辑关系的指令组成，指令的长度不等（一般为14字节）l数据和程序均以二进制代码的形式不加区别地存放在存储器中，存放位置由地址指定，地址码也是二进制形式l由控制器控制整个程序和数据的存取以及程序的执行指令指令驱动驱动28存储程序计算机的存储程序计算机的工作原理工作原理l 控制器按预先存放在计算机存储器中的程序的流程自动地连续取出指令并执行之。运算器运算器输出设备输出设备控制器控制器输入设备输入设备存储器存储器指令流控制命令数据流29程序的执行过程程序的执行过程程序指令1指令2指令3指令4指令n 取指取指令指令译码译码取操作数执行指令存结果指令周期操作码 操作数执行1.

16、 CPU如何知道从哪里取出程序的第一条指令？操作系统OS2. CPU如何按程序控制流执行指令？ 程序计数器PC3. CPU如何知道从哪里取操作数？ 地址、寻址方式执行执行PC 30例：计算例：计算5+8（p35）汇编语言汇编语言程序程序对应的对应的机器语言机器语言指令指令 对应的对应的操作操作- - -MOV AL, 5 10110000 将立即数将立即数1传送到累加寄存器传送到累加寄存器AL中中 00000101ADD AL, 8 00000100 计算两个数的和，结果存放到计算两个数的和，结果存放到AL中中 00001000HLT 11110100 停机停机注意注意: : 指令在内存中存放

17、形式见P36图2-8 指令执行过程见P36-39图2-92-1231指令执行过程指令执行过程(取指取指/译码译码/执行执行)累加器A加法器加法器数据寄存器DR指令寄存器IR指令译码器ID时序逻辑电路时序控制信号（控制命令）1011 00000000 01010000 01000000 10001111 0100内部总线存储器01234程序计数器PC地址MOV A, 5ADD A, 8HLT地址总线AB+1地址译码器读写控制电路输出地址输出地址1011 0000锁存指令锁存指令锁存数据锁存数据置初值置初值输出指输出指令地址令地址锁存地址锁存地址读写命令读写命令CB指令译码指令译码锁存输出地址寄存

18、器AR数字总线DBCPUM注意: 本例子与I/O接口无关322.2 80882.2 8088/8086/8086微处理器微处理器MPMP( (也即也即CPUCPU) )主要内容：l8088CPU外部外部引线及功能；引线及功能；l8088CPU的的内部内部结构和特点；结构和特点；l各内部各内部寄存器寄存器Regs的功能；的功能；l8088的工作的工作时序时序。33一、概述l8088、8086基本基本类似类似l16位CPU、AB宽度20位l差别：差别：l指令预取队列：8088为4字节，8086为6字节l数据总线引脚：8088有8根，8086有16根l控制线引脚： 8088为IO/M，而8086为M

19、/IOl8088为准为准16位位CPU，内部，内部DB为为16位，但外部仅为位，但外部仅为8位，位，16位数据要分两次传送位数据要分两次传送l本课程主要介绍本课程主要介绍8088（IBM PC采用）采用）34指令预取队列(IPQ)指令的指令的一般一般执行过程：执行过程： 取指取指令令 指令指令译码译码 （前（前2 2步合称为步合称为取指取指） 读取操作数读取操作数 执行指令执行指令 存放结果存放结果 （最后（最后3 3步统称指令步统称指令执行执行）35串行工作方式：l80888088以前的以前的CPUCPU采用串行工作方式：采用串行工作方式： 1） CPU访问存储器访问存储器(存取数据或指令存

20、取数据或指令)时要等待总线操作的完成时要等待总线操作的完成 2） CPU执行指令时总线处于空闲状态执行指令时总线处于空闲状态 缺点：缺点：CPU无法全速运行无法全速运行 解决：解决：总线空闲时预取指令，使总线空闲时预取指令，使CPU需要指令时能立刻得到需要指令时能立刻得到取指令1执行1取操作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果1取指令236取指令和执行指令示意图（取指令和执行指令示意图（1）l8位位CPU（如如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行437取指令和执行指令示意图（取指令和执行指令示意图（2）l8位CPU（如808

21、0）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行416位位CPU（8086/8088）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4 t38并行工作方式：l8088CPU采用并行工作方式采用并行工作方式取指令2 取操作数BIU存结果取指令3 取操作数 取指令4执行1执行2执行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌 CPU398088的的流水线流水线操作操作l8088 CPU包括两大部分：包括两大部分：EU和和BIUlBIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行lEU和BIU构成了一个

22、简单的2工位流水线流水线l指令预取队列指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带）l新型新型CPU将一条指令划分成更多的阶段，以便可以同将一条指令划分成更多的阶段，以便可以同时执行更多的指令时执行更多的指令l例如，PIII为14个阶段，P4为20个阶段(超级流水线)40结论l指令预取队列指令预取队列IPQ的的作用作用： 使使EU和和BIU两个部分可两个部分可同时同时进行工作，进行工作，从而带来了以下两个好处：从而带来了以下两个好处：l提高了CPU的效率l降低了对存储器存取速度的要求418088/8086 CPU的特点l采用采用并行流水线并行流水线工作方式工作方式l对对内

23、存空间内存空间实行实行分段管理分段管理：每段大小为每段大小为16B16B64KB64KB用段地址和段内偏移实现对用段地址和段内偏移实现对1 1MBMB空间的寻址空间的寻址设置地址段寄存器指示段的首地址设置地址段寄存器指示段的首地址l支持支持多处理器多处理器系统（系统（最大模式最大模式）；）；l片内无浮点运算部件，浮点运算由数学片内无浮点运算部件，浮点运算由数学协处理器协处理器8087支持（或用软件模拟）支持（或用软件模拟）注：80486DX以后的CPU已将数学协处理器作为标准部件集成到CPU内部428088CPU的两种工作模式l8088可工作于两种模式：可工作于两种模式：l最小模式和最大模式l

24、最小模式最小模式为为单处理机单处理机模式，控制信号模式，控制信号较少，一般可不必外接总线控制器。较少，一般可不必外接总线控制器。l最大模式最大模式为为多处理机多处理机模式，控制信号模式，控制信号较多，较多，CPU必须通过总线控制器与总必须通过总线控制器与总线相连。线相连。43二、8088 CPU的引线及功能4040引脚引脚定义方法定义方法可大致分为：可大致分为：l每个引脚只传送一种信息（每个引脚只传送一种信息（RDRD等）；等）；l引脚电平的高低不同的信号（引脚电平的高低不同的信号（IO/MIO/M等）；等）；lCPUCPU工作于不同方式有不同的名称和定义工作于不同方式有不同的名称和定义（WR

25、/LOCK WR/LOCK 等）；等）；l分时复用引脚（分时复用引脚（ADAD7 7 ADAD0 0 等）等） ；l引脚的输入和输出分别传送不同的信息（引脚的输入和输出分别传送不同的信息（RQ/GTRQ/GT等）。等）。44地址地址/数据线数据线地址地址/状态线状态线非屏蔽中断非屏蔽中断可屏蔽中断请求可屏蔽中断请求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持相应信号总线保持相应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接

26、口数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断响应信号中断响应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号45468086CPU两种组态两种组态47主要引线（最小模式下）80888088是工作在是工作在最小最小还是还是最大最大模式由模式由MN/MXMN/MX端状态端状态决定：决定：MN/MX=0MN

27、/MX=0时工作于最大模式，反之工作于时工作于最大模式，反之工作于最小模式。最小模式。数据信号线数据信号线( (DBDB) )与地址信号线与地址信号线( (ABAB) )：lAD7AD0：三态，地址三态，地址/ /数据复用线。数据复用线。ALEALE有效时为地有效时为地 址的低址的低8 8位。地址信号有效时为输出，传送位。地址信号有效时为输出，传送 数据信号时为双向。数据信号时为双向。lA19A16：三态，输出。高三态，输出。高4 4位地址信号，与状态信号位地址信号，与状态信号 S6-S3分时复用。分时复用。lA15A8 ：三态，输出。三态，输出。输出输出8位地址信号位地址信号。48主要的控制

28、(CB)和状态信号lWR： 三态，输出。写命令信号；三态，输出。写命令信号；lRD： 三态，输出。读命令信号；三态，输出。读命令信号；lIO/M：三态，输出。指出当前访问的是存储器还是三态，输出。指出当前访问的是存储器还是I/O接接 口。高：口。高：I/O接口，低：内存接口，低：内存lDEN：三态，输出。低电平时，表示三态，输出。低电平时，表示DB上的数据有效；上的数据有效；lRESET：输入，为高时，输入，为高时，CPU执行复位；执行复位；lALE： 三态，输出。高：三态，输出。高：AB地址有效；地址有效；lDT/ R：三态，输出。数据传送方向，高：三态，输出。数据传送方向，高：CPU输出，

29、输出， 低：低：CPU输入输入49RESET复位时序CLKRESET输入内部RESETBUS总线悬浮驱动输出到无效状态 复位时，8086 CPU将使总线处于如下状态：地址线浮空(高阻态)，直到8086 CPU脱离复位状态，开始从FFFF0H单元取指令；ALE、HLDA信号变为无效(低电平)；其他控制信号线，先变高一段时间(相应于时钟脉冲低电平的宽度)，然后浮空。另外，复位时CPU内寄存器状态为：标志寄存器、指令指针(IP)、DS、SS、ES清零；CS置FFFFH；指令队列变空。50例：l 当当WR=1，RD=0，IO/M=0时，表示时，表示CPU当前正在进行当前正在进行读存储器读存储器操作。操

30、作。51基本控制信号的组合方法基本控制信号的组合方法52READY信号(输入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于协调用于协调CPU与存储器、与存储器、I/O接口之间的速度差异接口之间的速度差异READY信号由存储器或信号由存储器或I/O接口发出。接口发出。READY=0时，时，CPU就在就在T3后插入后插入TW周期，插入的周期，插入的TW个数取决于个数取决于READY何时变为高电平。何时变为高电平。53中断请求和响应信号lINTR：输入，输入，可屏蔽可屏蔽中断请求输入端。中断请求输入端。 高电平高电平：有：有INTR中断请求中断请求lNMI：输入，输入，

31、非屏蔽非屏蔽中断请求输入端。中断请求输入端。 低低高（上升沿）高（上升沿），有，有NMI中断请求中断请求lINTA：输出，对输出，对INTR信号的响应。信号的响应。54总线保持信号总线保持信号lHOLD：总线保持请求信号输入端。当总线保持请求信号输入端。当CPU 以外的其他设备以外的其他设备(如如DMA)要求占用要求占用 总线时，通过该引脚向总线时，通过该引脚向CPU发出请发出请 求。求。lHLDA：输出，对输出，对HOLD信号的响应。为高信号的响应。为高 电平时，表示电平时，表示CPU已放弃总线控制已放弃总线控制 权，所有三态信号线均变为高阻状权，所有三态信号线均变为高阻状 态。态。55三、

32、三、8088CPU的的内部结构内部结构8088内部由内部由两部分两部分组成：组成： 执行单元执行单元（EU）总线接口单元总线接口单元（BIU）56执行单元EUl功能功能: 执行指令执行指令 从指令队列中取指令代码从指令队列中取指令代码 译码译码 在在ALU中完成数据的运算中完成数据的运算 运算结果运算结果 的特征保存在标志寄存器的特征保存在标志寄存器FLAGS中。中。57执行单元EU包括 算术逻辑单元（运算器算术逻辑单元（运算器ALU） 8个通用寄存器（通用个通用寄存器（通用Regs） 1个标志寄存器（个标志寄存器（Flags） EU部分控制电路（部分部分控制电路（部分CU）58总线接口单元B

33、IUl功能：功能：l从内存中从内存中取指令取指令送入指令预取队列送入指令预取队列IPQIPQl负责与内存或输入负责与内存或输入/ /输出接口之间的输出接口之间的数数据传送据传送l在执行转移程序时，在执行转移程序时，BIU使指令预取队列使指令预取队列IPQ复位，从指定的新地址取指令，并立复位，从指定的新地址取指令，并立即传给执行单元执行即传给执行单元执行。598088的内部寄存器l含含14个个16位寄存器位寄存器，按功能可分为三类，按功能可分为三类 8个通用寄存器（通用个通用寄存器（通用Regs） 4个段寄存器个段寄存器 （Seg Regs） 2个控制寄存器（个控制寄存器（Con Regs）专用

34、专用Regs60通用寄存器（通用通用Regs） 数据寄存器（数据寄存器（AX，BX，CX，DX）地址指针寄存器（地址指针寄存器（SP，BP）变址寄存器（变址寄存器（SI，DI）61数据寄存器l8088含含4个个16位数据寄存器，它们又可位数据寄存器，它们又可分为分为8个个8位寄存器，即：位寄存器，即：lAX AH，ALlBX BH，BLlCX CH，CLlDX DH，DL作用作用: 常用来存放参与运算的操作数或运算结果常用来存放参与运算的操作数或运算结果62数据寄存器特有的习惯用法lAX：累加器累加器。多用于存放中间运算结果。多用于存放中间运算结果; 所有所有I/O指令必须都通过指令必须都通过

35、AX 与接口传送信息与接口传送信息.lBX：基址寄存器基址寄存器。在间接寻址中用于存放基地址；。在间接寻址中用于存放基地址；lCX：计数寄存器计数寄存器。用于在循环或串操作指令中存放。用于在循环或串操作指令中存放 循环次数或重复次数循环次数或重复次数.lDX：数据寄存器数据寄存器。在。在32位乘除法运算时存放高位乘除法运算时存放高16位数位数; 在间接寻址的在间接寻址的I/O指令中存放指令中存放I/O端口地址。端口地址。63地址指针寄存器lSP：堆栈指针寄存器：堆栈指针寄存器. 其内容为栈顶的偏移地址；其内容为栈顶的偏移地址；lBP：基址指针寄存器基址指针寄存器. 常用于在访问内存时存放内存单

36、元常用于在访问内存时存放内存单元的的偏移地址。偏移地址。64BX与BP在应用上的区别l相同点相同点: 作为作为通用寄存器通用寄存器，l 二者均可用于存放数据；二者均可用于存放数据；l不同点不同点: 作为作为基址寄存器基址寄存器， BX通常用于寻址通常用于寻址数据段数据段； BP通常用于寻址通常用于寻址堆栈段堆栈段。lBX一般一般与与DS或或ES搭配使用搭配使用; BP一般与一般与SS拾配拾配.注：注：间接寻址时间接寻址时 仅仅BX、BP、SI、DI可用于存储器寻址；可用于存储器寻址； 仅仅DX可用于可用于I/O寻址。寻址。65变址寄存器lSI：源变址寄存器源变址寄存器lDI：目标变址寄存器目标

37、变址寄存器l作用作用: 变址寄存器常用于指令的变址寄存器常用于指令的间接寻址间接寻址或或变址寻址变址寻址。 特别是在特别是在串操作指令串操作指令中，用中，用SI存放存放源操作数的偏移地址源操作数的偏移地址，而用，而用DI存放存放目标目标操作数的偏移地址操作数的偏移地址。66段寄存器（专用专用Seg Regs ） 作用作用: 用于存放逻辑段的段基地址用于存放逻辑段的段基地址 (逻辑段的概念后面将要介绍逻辑段的概念后面将要介绍) CS：代码段寄存器代码段寄存器 代码段用于存放指令代码代码段用于存放指令代码 DS：数据段寄存器数据段寄存器 ES：附加段寄存器附加段寄存器 数据段和附加段用来存放操作数

38、数据段和附加段用来存放操作数 SS：堆栈段寄存器堆栈段寄存器 堆栈段用于存放返回地址，保存寄存器内容，传递参堆栈段用于存放返回地址，保存寄存器内容，传递参数数堆栈段SS数据段DS/ES代码段CS67控制寄存器（专用专用Con Regs ）lIP：指令指针寄存器指令指针寄存器，其内容为下一条，其内容为下一条 要执行的指令的偏移地址要执行的指令的偏移地址lFLAGS：标志寄存器标志寄存器l状态标志状态标志：存放运算结果的特征 6个状态标志位个状态标志位(CF，SF，AF，PF，OF，ZF)l控制标志控制标志：控制某些特殊操作 3个控制标志位个控制标志位(IF，TF，DF)ODITSZAPC1502

39、467891011FLAGS68四、存储器M寻址l物理地址物理地址l8088：20根地址线，可寻址220=1MB个存储单元lCPU送到AB上的20位的地址称为物理物理地址地址 69物理地址物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存储器的操作完全基于存储器的操作完全基于物理地址。物理地址。问题：问题：80888088的内部总线和内部的内部总线和内部寄存器均为寄存器均为1616位，如何位，如何生成生成2020位地址位地址？解决：解决：存储器分段存储器分段70存储器分段存储器分段高地址低地址段基址段基址段基址段基址最大最大64K

40、B，最小，最小16B段i-1段i段i+171逻辑地址l段基地址段基地址和和段内段内偏移偏移组成了组成了逻辑地址逻辑地址 段地址 偏移地址(偏移量) 格式为：格式为：段地址段地址:偏移地址偏移地址 物理地址物理地址=段基地址段基地址16+偏移地址偏移地址60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 偏移地址=0002H72nBIU中的地址加法器用来实现逻辑地址到物理地址的变换n8088 可同时访问4个段，4个段寄存器中的内容指示了每个段的基地址段基址段基址段内偏移段内偏移物理地址物理地址+16位20位000073默认段和偏移寄存器默认段和偏移

41、寄存器l8086规定了访问存储器段的规则：规定了访问存储器段的规则：l此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表：段段地地址址默认偏移地址默认偏移地址用于访问用于访问CSIP指令指令SSSP、BP堆栈中的堆栈中的数据数据DSBX、DI、SI、8位位或或16位数位数数据段中数据段中的数据的数据ES串指令的串指令的DI目标串操目标串操作数作数74例：l已知已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作数，其偏移地址段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布画出各段在内存中的分布 2)指出各段首地址指出各

42、段首地址 3)该操作数的物理地址该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 各段分布及段首址见右图所示。各段分布及段首址见右图所示。 操作数的物理地址为：操作数的物理地址为： 250AH10H+0204H = 252A4H这个例子说明：这个例子说明：段与段可以不连续段与段可以不连续 段之间可以重叠段之间可以重叠75堆栈及堆栈段的使用l操作规则操作规则: 内存中一个按内存中一个按FILO方式（先进后出）操方式（先进后出）操 作的特殊区域作的特殊区域.l两种操作两种操作: 每次压栈和退栈均以每次压栈和退栈均以WORD（16位）为位）为 单位

43、单位.l操作指示操作指示: SS存放堆栈段地址，存放堆栈段地址，SP存放段内偏存放段内偏 移，移，SS:SP构成了堆栈指针构成了堆栈指针.l作用作用: 堆栈用于存放返回地址、过程参数或需要堆栈用于存放返回地址、过程参数或需要 保护的数据保护的数据; 常用于响应中断或子程序调用常用于响应中断或子程序调用.76堆栈操作示例堆栈操作示例SPSSSS压栈前压栈前退栈后退栈后高低低高高12HSSF0HSP压栈后压栈后低高SPSPSPF0H12HSP77例：(1)若已知（若已知（SS）=1000H（SP）=2000H 则堆栈段的段首地址则堆栈段的段首地址=？栈顶地址？栈顶地址=？(2)若现在把若现在把12

44、34H送入堆栈，则它所在的存送入堆栈，则它所在的存储单元地址储单元地址=？(3)若该段最后一个单元地址为若该段最后一个单元地址为12FFFH，则栈则栈底地址底地址=？段首栈底栈顶堆栈段解解:(1)段首地址段首地址=10000H, 栈顶地址栈顶地址=10000+2000=12000H (2)低低8位数据位数据34H在在11FFFH地址中地址中, 而高而高8位数据位数据12H在在11FFEH中中 (3)栈底地址栈底地址=13000H34H12H78五、时序l时序的概念：时序的概念：CPU各引脚信号在时间上的关系。各引脚信号在时间上的关系。l指令周期：指令周期：CPU完成一条指令所需的时间。完成一条

45、指令所需的时间。 一个指令周期由多个总线周期组成。一个指令周期由多个总线周期组成。l总线周期：总线周期：CPU完成一次访问内存完成一次访问内存(或接口或接口)操作操作 所需要的时间。所需要的时间。 一个总线周期至少包括一个总线周期至少包括4个时钟周期。个时钟周期。 在在5MHz的工作频率时，一个标准总线周期为的工作频率时，一个标准总线周期为0.8s。l时钟周期时钟周期：由时钟发生器产生。是计算机内部最：由时钟发生器产生。是计算机内部最 小的时间单位，用小的时间单位，用Ti表示。表示。l晶振周期：晶振周期：晶体振荡器输出的周期。它一般分频后晶体振荡器输出的周期。它一般分频后 变为时钟周期，再作为

46、内部工作单位。变为时钟周期，再作为内部工作单位。 (总线周期总线周期的时序的时序参见教材参见教材p51-52)792.3 系统总线 主要内容：主要内容：l总线的基本概念和分类；总线的基本概念和分类；l总线的工作方式；总线的工作方式；l常用系统总线标准。常用系统总线标准。80一、概述l总线：总线： 是是一组导线和相关的控制、驱动电路一组导线和相关的控制、驱动电路的的集合集合。是是计算机系统各部件之间传输地计算机系统各部件之间传输地址、数据和控制信息址、数据和控制信息的的公共通道公共通道。地址总线（地址总线（AB）数据总线（数据总线（DB）控制总线（控制总线（CB）81总线结构的总线结构的优点优点

47、l简化系统设计（模块化）简化系统设计（模块化）l提高兼容性提高兼容性l便于扩充升级便于扩充升级l便于维修便于维修l减低生产成本减低生产成本82总线分类 CPU总线：总线：CPU 其他部件其他部件系统总线：主机系统总线：主机I/O接口接口外部总线：微机外部总线：微机外设外设片内总线片内总线片外总线片外总线 按相对CPU的位置按层次 结构83总线结构l单总线结构单总线结构 简单，但总线竞争严重CPU M M I/O I/O I/O84多总线结构面向面向CPU的双总线结构的双总线结构面向主存的双总线结构面向主存的双总线结构双总线结构双总线结构多总线结构多总线结构85多多总线总线结构(续)l教材教材p

48、55l图2-23：面向面向CPU的双总线结构的双总线结构n把需要很高带宽的主存储器用存储总线单独与CPU相连n问题：外设到主存的数据传输必须通过CPU， 传输效率低，无法实现DMA传输l图2-24：面向主存的双总线结构面向主存的双总线结构n主存储器即与CPU直接连接，又与系统总线连接，较好地解决了上述问题86二、总线技术二、总线技术*l总线传输需要解决的问题：总线传输需要解决的问题：l传输同步协调通信双方的传输操作n同步、异步、半同步l总线仲裁消除多个设备同时使用总线造成的冲突现象nMaster查询，Slave独立请求l出错处理l信号驱动87同步方式同步方式l同步传输同步传输用公共的时钟统一用

49、公共的时钟统一 各部件数据发各部件数据发送和接收的时机送和接收的时机l异步传输异步传输用控制和状态信号协调用控制和状态信号协调 各部件数各部件数据发送和接收的时机据发送和接收的时机l半同步半同步用公共的时钟统一用公共的时钟统一 控制和状态信号控制和状态信号的产生时机（即控制和状态信号与时钟是同步的产生时机（即控制和状态信号与时钟是同步的），但数据发送和接收的时机仍不固定的），但数据发送和接收的时机仍不固定88总线仲裁总线仲裁l用来决定某一时刻哪一个部件可以使用总线用来决定某一时刻哪一个部件可以使用总线l集中控制统一由总线控制器进行控制l分散控制总线控制由各部件共同实现，所有部件均按统一的规则来

50、访问总线89总线仲裁总线仲裁集中控制集中控制 1）链式查询）链式查询（p59图图2-28）基本原理是：基本原理是：l部件提出申请（BR）l总线控制器发出批准信号（BG）l提出申请的部件截获BG，并禁止BG信号进一步向后传播l提出申请的部件发出总线忙信号（BS），开始使用总线。总线忙信号将阻止其他部件使用总线，直到使用总线的设备释放总线l电路最简单，但优先级固定，不能改变90总线仲裁总线仲裁集中控制集中控制 2）计数器查询）计数器查询（p60图图2-29）基本原理是：基本原理是：l需要使用总线的部件提出申请（BR）l总线控制器发出递增的设备地址l提出申请的设备检查设备地址，若与自己的地址匹配，就