EDA技术概述课件.pptx

1、2022-6-91第第1章章 概述概述 2022-6-92 在计算机技术的强劲推动下，电子技术获得在计算机技术的强劲推动下，电子技术获得了飞速的发展，电子产品几乎渗透了工业、生活了飞速的发展，电子产品几乎渗透了工业、生活的各个领域，电子技术发展的根基是微电子技术的各个领域，电子技术发展的根基是微电子技术的进步，即建立在半导体工艺技术的大规模集成的进步，即建立在半导体工艺技术的大规模集成电路加工技术。微电子技术和现代电子设计技术电路加工技术。微电子技术和现代电子设计技术相互促进相互推动又相互制约。随着电子技术、相互促进相互推动又相互制约。随着电子技术、仿真技术、电子工艺和设计技术与新的计算机软仿

2、真技术、电子工艺和设计技术与新的计算机软件技术的融合和升华，从而产生了件技术的融合和升华，从而产生了EDA（Electronics Design Automation）技术。）技术。1.1 电子设计自动化技术及其发展电子设计自动化技术及其发展 2022-6-931.1 电子设计自动化技术及其发展电子设计自动化技术及其发展 EDA技术的涵义技术的涵义 广义的广义的EDA技术、狭义技术、狭义EDA技术技术 广义定义：广义定义： 以计算机硬件和系统软件为基本工作平台，继承和借以计算机硬件和系统软件为基本工作平台，继承和借鉴前人在电路和系统、数据库、图形学、图论和拓扑逻辑、鉴前人在电路和系统、数据库、

3、图形学、图论和拓扑逻辑、计算数学、优化理论等多学科的最新科技成果而研制的商计算数学、优化理论等多学科的最新科技成果而研制的商品化品化EDA通用支撑软件和应用软件包。通用支撑软件和应用软件包。广义的广义的EDA技术技术 :1）计算机辅助分析）计算机辅助分析CAA( 如如PSPICE EWB MATLAB等）等）2）印刷线路板计算机辅助设计（如）印刷线路板计算机辅助设计（如protel orCAD 等）等）3）大规模）大规模PLD器件的设计。器件的设计。4）专用集成芯片）专用集成芯片ASIC的设计的设计2022-6-94 EDA技术是以大规模可编程逻辑器件为设计技术是以大规模可编程逻辑器件为设计载

4、体，以硬件描述语言为系统逻辑描述的主要表载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方法设计电子系统开发软件，自动完成用软件的方法设计电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，

5、最终形成集成电子系统或专用集程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。成芯片的一门新技术。 EDA一般定义：一般定义：2022-6-95狭义狭义EDA技术：技术： 1）大规模）大规模PLD（Programmble Logic Devices)器件的设器件的设计半定制芯片计半定制芯片.。它的。它的EDA设计从逻辑门电路、触发器开始进行，能设计从逻辑门电路、触发器开始进行，能重复设计、任意修改。重复设计、任意修改。 2）专用集成芯片）专用集成芯片ASIC(Application Specific Integrated Circuit)的设计的设计全定制芯片全定制芯片.可以从用可

6、以从用P、N半导体材料设半导体材料设计晶体管开始设计电子系统计晶体管开始设计电子系统(也称为版图级设计）。也称为版图级设计）。 EDA技术的进步表现在：技术的进步表现在： 使得设计者的工作仅限于软件方式，即利用硬件描述语使得设计者的工作仅限于软件方式，即利用硬件描述语言和言和EDA软件来完成对系统硬件功能的实现。软件来完成对系统硬件功能的实现。2022-6-961.1 电子设计自动化技术及其发展电子设计自动化技术及其发展 20世纪70年代 EDA技术雏形技术雏形20世纪80年代EDA技术基础形成技术基础形成20世纪90年代EDA技术成熟和实用技术成熟和实用 现代电子设计技术的核心已日趋转向基于

7、计算机的电子设计自动现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术化技术 EDA（Electronic Design Automation）技术。）技术。 2022-6-97EDA技术发展分为三个阶段 ：1）20世纪世纪70年代的计算机辅助设计年代的计算机辅助设计CAD（Computer Aided Design）阶段）阶段2）20世纪世纪80年代的计算机辅助工程设计年代的计算机辅助工程设计CAE（Computer Aided Engineering）阶段）阶段3）20世纪世纪90年代电子系统设计自动化年代电子系统设计自动化EDA阶段阶段 2022-6-981）.计算机辅助设计

8、计算机辅助设计CAD阶段特点阶段特点 这个阶段分别研制了一些相对独立的软件工具，这个阶段分别研制了一些相对独立的软件工具，典型的有典型的有PCB制板布线设计，以及其它用于电路仿真制板布线设计，以及其它用于电路仿真的工具，该阶段的主要贡献使设计者从繁琐、重复的的工具，该阶段的主要贡献使设计者从繁琐、重复的计算和绘图中解脱出来。该阶段的产品主要有如计算和绘图中解脱出来。该阶段的产品主要有如AUTOCAD、TANGO、PROTEL、SPICE等软件。等软件。 局限：局限： 各个软件工具包相互独立而且是由不同公司开发各个软件工具包相互独立而且是由不同公司开发的，因此一般每个工具包只完成一个任务。同时，

9、该的，因此一般每个工具包只完成一个任务。同时，该时期的时期的EDA软件不能处理复杂电子系统设计中的系统软件不能处理复杂电子系统设计中的系统级综合与仿真。级综合与仿真。 2022-6-992）.计算机辅助工程设计计算机辅助工程设计CAE阶段特点阶段特点 EDA工具则以逻辑模拟、定时分析、故障仿真、工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电路设计没有完成自动布局和布线为核心，重点解决电路设计没有完成之前的功能检测等问题。之前的功能检测等问题。 局限：局限： 大部分从原理图出发的大部分从原理图出发的EDA工具仍然不能适应复杂工具仍然不能适应复杂电子系统的设计要求，而具体化

10、的元件图形制约着优化电子系统的设计要求，而具体化的元件图形制约着优化设计。设计。 2022-6-9103）.电子系统设计自动化电子系统设计自动化EDA阶段阶段 n EDA工具不仅具有电子系统设计的能力，而且工具不仅具有电子系统设计的能力，而且能提供独立于工艺和厂家的系统级设计能力，具有能提供独立于工艺和厂家的系统级设计能力，具有高级抽象的设计构思手段。高级抽象的设计构思手段。 n 设计工具完全集成化，可以实现以设计工具完全集成化，可以实现以HDL语言为主语言为主的系统级综合与仿真，从设计输入到版图的形成，的系统级综合与仿真，从设计输入到版图的形成，几乎不需要人工干预，因此整个流程实现自动化。几

11、乎不需要人工干预，因此整个流程实现自动化。该阶段的该阶段的EDA的发展还促进设计方法的转变，由传的发展还促进设计方法的转变，由传统的自底向上的设计方法逐渐转变为自顶向下的设统的自底向上的设计方法逐渐转变为自顶向下的设计方法。计方法。2022-6-91121世纪世纪后后 在在FPGA上实现上实现DSP应用成为可能。应用成为可能。 在一单片在一单片FPGA中实现一个完备的可随意重构中实现一个完备的可随意重构的嵌入式系统成为可能。的嵌入式系统成为可能。 在仿真和设计两方面支持标准硬件描述语言的在仿真和设计两方面支持标准硬件描述语言的功能强大的功能强大的EDA软件不断推出。软件不断推出。电子领域各学科

12、的界限更加模糊，更互为包容。电子领域各学科的界限更加模糊，更互为包容。 用于用于ASIC设计的标准单元已涵盖大规模电子系统及复杂设计的标准单元已涵盖大规模电子系统及复杂IP核模块。核模块。 软硬软硬IP核在电子行业的产业领域广泛应用。核在电子行业的产业领域广泛应用。 SoC高效低成本设计技术的成熟。高效低成本设计技术的成熟。 复杂电子系统的设计和验证趋于简单。复杂电子系统的设计和验证趋于简单。1.1 电子设计自动化技术及其发展电子设计自动化技术及其发展 2022-6-912 EDA技术电子系统设计的最终目标表现为：技术电子系统设计的最终目标表现为：半定制或全定制半定制或全定制ASIC（专用集成

13、芯片）设计（专用集成芯片）设计FPGA/CPLD（或称可编程（或称可编程ASIC）开发应用）开发应用 可以归结为：可以归结为： 专用集成芯片（专用集成芯片（ASIC）的设计和实现。）的设计和实现。 ASIC是容纳用户通过是容纳用户通过EDA技术奖电子应技术奖电子应用系统的既定功能和技术指标具体实现的硬件用系统的既定功能和技术指标具体实现的硬件物理实体平台。物理实体平台。1.2 EDA技术应用对象技术应用对象 2022-6-9131.2 EDA技术应用对象技术应用对象 1. 可编程逻辑器件可编程逻辑器件 2. 半定制或全定制半定制或全定制ASIC 3. 混合混合ASIC ASIC的实现途径：的实

14、现途径：2022-6-9141.大规模可编程逻辑器件大规模可编程逻辑器件PLD （Programmble Logic Devices)1） FPGA (Field Programmable Gate Array)现场可编程门阵列现场可编程门阵列2）CPLD (Complex PLD)复杂可编程逻辑器件复杂可编程逻辑器件 是目前实用最多的二种是目前实用最多的二种大规模可编程逻辑器件大规模可编程逻辑器件。通常被称为。通常被称为可编程专用可编程专用IC或可编程或可编程ASIC目前世界生产目前世界生产PLD器件的主流公司：器件的主流公司： Xilinx、Altera、Lattice高集成度、高速度和高

15、可靠性高集成度、高速度和高可靠性是是FPGA/CPLD最明显的特点，最明显的特点，其时钟延时可小至其时钟延时可小至ns级级(即工作频率可达几百兆即工作频率可达几百兆HZ)。结合其并行。结合其并行工作方式，在工作方式，在超高速应用领域和实时测控超高速应用领域和实时测控方面有着非常广阔的应方面有着非常广阔的应用前景。用前景。2022-6-915 FPGA/CPLD的集成规模非常大，可利用的集成规模非常大，可利用先进的先进的EDA工具进行电子系统设计和产品开发。工具进行电子系统设计和产品开发。由于开发工具的通用性、设计语言的标准化以由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件的硬

16、件结构没有关及设计过程几乎与所用器件的硬件结构没有关系，因而设计开发的各类逻辑功能块软件具有系，因而设计开发的各类逻辑功能块软件具有很好的兼容性和可移植性。很好的兼容性和可移植性。 它几乎可用于任它几乎可用于任何型号和规模的何型号和规模的FPGA/CPLD中，从而使得产中，从而使得产品设计效率大幅度提高。品设计效率大幅度提高。 2022-6-9162.半定制或全定制ASIC 1）全定制）全定制-芯片完全由厂家按特定芯片完全由厂家按特定电路功能制造电路功能制造性能最佳性能最佳物理成本最低物理成本最低可模数混合可模数混合设计成本大设计成本大开发周期长开发周期长开发风险大开发风险大缺点：缺点：优点：

17、优点：设计人员从晶体管的版设计人员从晶体管的版图尺寸、位置和互连线图尺寸、位置和互连线开始设计开始设计,以达到芯片面以达到芯片面积利用率高、速度快、积利用率高、速度快、功耗低的最优性能功耗低的最优性能2022-6-917 目前半定制目前半定制ASIC主要有门阵列、标准单元和可编程逻辑器件主要有门阵列、标准单元和可编程逻辑器件三种。三种。2）半定制）半定制-芯片上的器件由厂家制造，但芯片上的器件由厂家制造，但金属连线由用户自己设计金属连线由用户自己设计2022-6-9183.混合混合ASIC 主要指既具有面向用户的主要指既具有面向用户的FPGA可编程功可编程功能和逻辑资源，同时也含有可方便调用和

18、配置能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如的硬件标准单元模块，如CPU、RAM、ROM、硬件加法器、乘法器、锁存环节等。硬件加法器、乘法器、锁存环节等。2022-6-9191.3 硬件描述语言硬件描述语言VHDLEDA技术主要包含以下四个方面内容：技术主要包含以下四个方面内容： （1）可编程逻辑器件；）可编程逻辑器件； （2）硬件描述语言；）硬件描述语言； （3）软件开发工具；）软件开发工具； （4）实验开发系统。）实验开发系统。 2022-6-9201.3 硬件描述语言硬件描述语言VHDL HDL VHDLVerilog HDLSystemVerilogSystem

19、C 在在EDA设计中使用最多，也得到几设计中使用最多，也得到几乎所有的主流乎所有的主流EDA工具的支持工具的支持 这两种这两种HDL语言还处于完善过程中，语言还处于完善过程中，主要加强了系统验证方面的功能。主要加强了系统验证方面的功能。 2022-6-921HDL是电子系统硬件行为描述、结构描述、是电子系统硬件行为描述、结构描述、数据流描述的语言。数据流描述的语言。硬件描述的语言种类很多，有的从硬件描述的语言种类很多，有的从PASCAL发展而来，也有一些从发展而来，也有一些从C语言发展而来。有语言发展而来。有些些HDL已成为已成为IEEE标准，但大部分是本企业标准，但大部分是本企业标准。标准。

20、目前常用的硬件描述语言有：目前常用的硬件描述语言有： VHDL、Verilog、ABEL1.3 硬件描述语言硬件描述语言VHDL 2022-6-922VHDL语言语言 作为作为IEEE的工业标准硬件描述语言，在电子的工业标准硬件描述语言，在电子工程领域，已成为通用硬件描述语言工程领域，已成为通用硬件描述语言 Verilog语言语言 支持的支持的EDA工具较多，适用于工具较多，适用于RTL级和门电级和门电路级的描述，其综合过程较路级的描述，其综合过程较VHDL稍简单，但其稍简单，但其在高级描述方面不如在高级描述方面不如VHDL。ABEL语言语言 一种支持各种不同输入方式的一种支持各种不同输入方式

21、的HDL，被广泛，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而能够适用于各种不同其语言描述的独立性，因而能够适用于各种不同规模的可编程器件的设计。规模的可编程器件的设计。1.3 硬件描述语言硬件描述语言VHDL 2022-6-9231.4 EDA技术的优势技术的优势 1保证设计过程的正确性，大大降低设计成本，缩短设计周期。保证设计过程的正确性，大大降低设计成本，缩短设计周期。2有各类库的支持。有各类库的支持。3极大地简化设计文档的管理。极大地简化设计文档的管理。4日益强大的逻辑设计仿真测试技术。日益强大的逻辑设计仿真测试技术

22、。5设计者拥有完全的自主权，再无受制于人之虞。设计者拥有完全的自主权，再无受制于人之虞。6良好的可移植与可测试性，为系统开发提供了可靠的保证。良好的可移植与可测试性，为系统开发提供了可靠的保证。7能将所有设计环节纳入统一的自顶向下的设计方案中。能将所有设计环节纳入统一的自顶向下的设计方案中。8EDA不但在整个设计流程上充分利用计算机的自动设计能力，而不但在整个设计流程上充分利用计算机的自动设计能力，而且在各个设计层次上利用计算机完成不同内容的仿真模拟，在系统且在各个设计层次上利用计算机完成不同内容的仿真模拟，在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。板设计结束后仍可利用计算机对

23、硬件系统进行完整的测试。2022-6-924 完整地了解完整地了解EDA技术的设计流程，对于正确选技术的设计流程，对于正确选择和使用择和使用EDA软件、优化设计项目、提高设计效软件、优化设计项目、提高设计效率十分有益。一个完整的率十分有益。一个完整的EDA设计流程既是自顶设计流程既是自顶向下设计方法的具体实施途径，也是向下设计方法的具体实施途径，也是EDA工具软工具软件本身的组成结构。在实践中进一步了解支持这一件本身的组成结构。在实践中进一步了解支持这一设计流程的诸多设计工具，有利于有效地排除设计设计流程的诸多设计工具，有利于有效地排除设计中出现的问题、提高设计质量及总结经验。中出现的问题、提

24、高设计质量及总结经验。 1.5 面向面向FPGA的的EDA开发流程开发流程 2022-6-9251.5 面向面向FPGA的的EDA开发流程开发流程 2022-6-9261.5.1 设计输入 利用利用EDA技术进行一项工程设计，首先需技术进行一项工程设计，首先需要利用要利用EDA工具的文本编辑器或图形编辑器将设工具的文本编辑器或图形编辑器将设计工程用文本方式或图形方式表达出来，进行排计工程用文本方式或图形方式表达出来，进行排错编译，为进一步的逻辑综合作准备。错编译，为进一步的逻辑综合作准备。常用的源程序输入方式有三种：常用的源程序输入方式有三种： 1）原理图输入方式：）原理图输入方式： 2）HD

25、L程序的文本输入方式：程序的文本输入方式： 3）状态图（波形图）输入方式：）状态图（波形图）输入方式：2022-6-9271.原理图输入方式：原理图输入方式： 利用利用EDA工具提供的图形编辑器以原理图的方工具提供的图形编辑器以原理图的方式进行输入。原理图输入方式比较容易掌握，直观式进行输入。原理图输入方式比较容易掌握，直观且方便，所画的电路原理图与传统的器件连接方式且方便，所画的电路原理图与传统的器件连接方式完全一样，很容易被人接受，而且编辑器中有许多完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设现成的单元器件可以利用，自己也可以根据需要设计元件。计

26、元件。 2022-6-928优点：优点：容易掌握，容易掌握，直观且方便。直观且方便。缺点：缺点： 画图麻烦，画图麻烦，不易修改不易修改 A B C 1 & L 2022-6-9292.HDL程序的文本输入方式：程序的文本输入方式： HDL程序的文本输入方式是最一般化、最具普程序的文本输入方式是最一般化、最具普遍性的输入方法，任何支持遍性的输入方法，任何支持HDL的的EDA工具都工具都支持文本方式的编辑和编译。支持文本方式的编辑和编译。这种方式与传统的计算机软件语言编辑输入基这种方式与传统的计算机软件语言编辑输入基本一致，克服了上述原理图输入法存在的各种本一致，克服了上述原理图输入法存在的各种弊

27、端，为弊端，为EDA技术的应用和发展打造了一个广技术的应用和发展打造了一个广阔的天地。一定程度上可以说，正是由于阔的天地。一定程度上可以说，正是由于HDL语言的应用才使得语言的应用才使得EDA技术得到了极大的发展。技术得到了极大的发展。2022-6-930例例 2选选1数据选择器文本输入数据选择器文本输入ENTITY mux21a IS -实体开始，实体开始，entity为关键词，为关键词，mux21a为实体名为实体名； PORT ( a, b: IN bit; s: IN bit; y: OUT bit ); END ENTITY mux21a; -实体结束实体结束ARCHITECTURE

28、one OF mux21a IS -结构体开始，结构体开始， -one 结构体名；结构体名；BEGIN y = a when s=0else b; END ARCHITECTURE one; -结构体结束结构体结束2022-6-9313.状态图（波形图）输入方式： 以图形方式表示状态图的输入。当填好时以图形方式表示状态图的输入。当填好时钟信号名、状态转换条件、状态机类型等要素钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成后，就可以自动生成VHDL程序。这种设计方程序。这种设计方式简化了状态机的设计，比较流行。目前有一式简化了状态机的设计，比较流行。目前有一些些EDA软件支持这种输入

29、方式。软件支持这种输入方式。2022-6-932 综合就是把某些东西结合到一起，把抽象层次综合就是把某些东西结合到一起，把抽象层次上的一种表述方式转换到另一种表述的过程。在电上的一种表述方式转换到另一种表述的过程。在电子设计领域，综合的概念可以理解为：将用行为和子设计领域，综合的概念可以理解为：将用行为和功能层次表达的电子系统转换为低层次的便于具体功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。实现的模块组合装配的过程。1.5.2 逻辑综合2022-6-933(1)自然语言综合自然语言综合 ：从自然语言表述转换到：从自然语言表述转换到VHDL语言算法表述语言算法表述(4)

30、版图综合或结构综合：从逻辑门表述转换到版图表述（版图综合或结构综合：从逻辑门表述转换到版图表述（ASIC设计）设计）或转换到或转换到FPGA的配置网表文件的配置网表文件 (2)行为综合行为综合 ：从算法表述转换到寄存器传输级（：从算法表述转换到寄存器传输级（RTL）表述，即从行为）表述，即从行为域到结构域的综合域到结构域的综合(3)逻辑综合逻辑综合 ：从：从RTL级表述转换到逻辑门（包括触发器）的表述级表述转换到逻辑门（包括触发器）的表述1.5.2 逻辑综合2022-6-934 欲把欲把HDL的软件设计与硬件的可实现性挂的软件设计与硬件的可实现性挂钩，需要利用钩，需要利用EDA软件系统的综合器

31、进行逻辑软件系统的综合器进行逻辑综合。综合器的功能就是将设计者在综合。综合器的功能就是将设计者在EDA平台平台上完成的针对某个系统项目的上完成的针对某个系统项目的HDL、原理图或、原理图或状态图形的描述，针对给定硬件结构组件进行状态图形的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。甚至更底层的电路描述文件。 1.5.2 逻辑综合2022-6-9351.5.2 逻辑综合 综合就是将电路的高级语言（如行为描述）转换为低级的，可与综合就是将电路的高级语言（如行为描述）转换为低级的，可与FPGA/CPLD的基本

32、结构相映射的网表文件或程序，如果把综合理解为的基本结构相映射的网表文件或程序，如果把综合理解为映射过程，那么这种映射不是唯一的，并且综合的优化液不是单纯的映射过程，那么这种映射不是唯一的，并且综合的优化液不是单纯的或一个方向的，为达到速度、面积、性能的要求，旺旺需要丢综合加或一个方向的，为达到速度、面积、性能的要求，旺旺需要丢综合加以约束，称为综合约束。以约束，称为综合约束。2022-6-936v逻辑综合通过后必须利用适配器将综合后的网表文件针对逻辑综合通过后必须利用适配器将综合后的网表文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配某一具体的目标器进行逻辑映射操作，其中包括底层器

33、件配置、逻辑分割、逻辑优化、布线与操作，适配完成后可以利置、逻辑分割、逻辑优化、布线与操作，适配完成后可以利用适配所产生的仿真文件作精确的时序仿真。用适配所产生的仿真文件作精确的时序仿真。v适配器的功能是将由综合器产生的网表文件配置于指定的适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如目标器件中，产生最终的下载文件，如JEDEC格式的文件。格式的文件。适配所选定的目标器件（适配所选定的目标器件（FPGA/CPLD芯片）必须属于原综芯片）必须属于原综合器指定的目标器件系列。对于一般的可编程模拟器件所对合器指定的目标器件系列。对于一般的可编程模拟器件所对应的应

34、的EDA软件来说，一般仅需包含一个适配器就可以了，如软件来说，一般仅需包含一个适配器就可以了，如Lattice的的PAC-DESIGNER。通常，。通常，EDA软件中的综合器可软件中的综合器可由专业的第三方由专业的第三方EDA公司提供，而适配器则需由公司提供，而适配器则需由FPGA/CPLD供应商自己提供，因为适配器的适配对象直接供应商自己提供，因为适配器的适配对象直接与器件结构相对应。与器件结构相对应。1.5.3 适配（布线布局）适配（布线布局）2022-6-9371.5.4 仿真仿真 编程下载前，一般要利用编程下载前，一般要利用EDA工具对适配生成工具对适配生成的结果进行模拟测试，即所谓的

35、仿真。仿真分为的结果进行模拟测试，即所谓的仿真。仿真分为时序仿真和功能仿真。时序仿真和功能仿真。在综合之后，在综合之后，VHDL综合器一般都可以生成一综合器一般都可以生成一个网表文件。这里所谓的网表，是特指电路网络，个网表文件。这里所谓的网表，是特指电路网络，网表文件描述了一个电路网络。目前最通用的是网表文件描述了一个电路网络。目前最通用的是EDIF格式的网表文件。格式的网表文件。VHDL文件格式也可以用文件格式也可以用来描述电路网络，即采用来描述电路网络，即采用VHDL语法描述各级电语法描述各级电路互连，称之为路互连，称之为VHDL网表。网表。2022-6-938 时序仿真是最接近很是器件运

36、行特性的仿时序仿真是最接近很是器件运行特性的仿真，仿真中包含了器件的硬件特性参数，仿真真，仿真中包含了器件的硬件特性参数，仿真精度高。功能仿真是仅对精度高。功能仿真是仅对VHDL描述的逻辑功描述的逻辑功能进行测试模拟，以了解其实现的功能是否满能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延时特性。功能仿真的好处在于硬件特性，如延时特性。功能仿真的好处在于耗时短，对硬件库、综合器等没有任何要求。耗时短，对硬件库、综合器等没有任何要求。对于规模比较大的设计项目，综合与适配的耗对于规模比较大的设计项目，综合与适配的

37、耗时是很大的，如果每一次设计修改后都进行时时是很大的，如果每一次设计修改后都进行时序仿真，会大大降低开发效率。序仿真，会大大降低开发效率。 2022-6-9391.5.5. 目标器件的编程/下载 如果编译、综合、适配和行为仿真、功能仿真、如果编译、综合、适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原设计的时序仿真等过程都没有发现问题，即满足原设计的要求，则可以将由要求，则可以将由FPGA/CPLD适配器产生的配置适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片下载文件通过编程器或下载电缆载入目标芯片FPGA或或CPLD中。中。 通常，将对通常，将对CPLD器件的下载

38、称为器件的下载称为“编程编程”（Program），对），对FPGA器件中的器件中的SRAM的下载称的下载称为为“配置配置”（Configure）。）。2022-6-940其它系统电路编程控制软件并行端口连接被编程器件最终产品PCB(印刷电路板)52022-6-941PLD的分类的分类 以集成度分以集成度分 低集成度芯片低集成度芯片 高集成度芯片高集成度芯片 从结构上分从结构上分 乘积项结构器件乘积项结构器件 CPLD查找表结构器件查找表结构器件 FPGA从编程工艺上划从编程工艺上划 1熔丝熔丝(Fuse)型器件型器件2反熔丝反熔丝(Anti-fuse)型器件型器件3EPROM型型4EEPROM

39、型型5SRAM型型6Flash型型2022-6-9421.6 Quartus II 2022-6-9431.7 IP核核 一个较复杂的数字系统往往由许多功能模一个较复杂的数字系统往往由许多功能模块构成，而设计者的新思想往往只体现于部分块构成，而设计者的新思想往往只体现于部分单元之中，其它单元的功能则是通用的，如单元之中，其它单元的功能则是通用的，如FFT、FIR、IIR、Viterbi译码、译码、PCI总线接口、总线接口、调制解调、信道均衡等。这些通用单元具有可调制解调、信道均衡等。这些通用单元具有可重用性，适用于不同的系统。重用性，适用于不同的系统。FPGA厂家及其厂家及其第三方预先设计好这

40、些通用单元并根据各种第三方预先设计好这些通用单元并根据各种FPGA芯片的结构对布局和布线进行优化，从芯片的结构对布局和布线进行优化，从而构成具有自主知识产权的功能模块，称之为而构成具有自主知识产权的功能模块，称之为IP(Intellectual Property)模块，也可称为模块，也可称为IP核核(IP Core)。2022-6-9441.7 IP核核 IP软软IP固固IP硬硬IP 2022-6-945 IP模块可分为硬件模块可分为硬件IP(Hard IP)模块、软件模块、软件IP(Soft IP)模块和固件模块和固件IP(Firm IP)模块三种。模块三种。硬件硬件IP模块模块已完成已完成

41、了布局布线和功能验证并将设计映射到了布局布线和功能验证并将设计映射到IC硅片的物理硅片的物理版图上。虽然硬件版图上。虽然硬件IP模块的可靠性高，但是它的可重模块的可靠性高，但是它的可重用性和灵活性较差，往往不能直接转换到采用新工艺用性和灵活性较差，往往不能直接转换到采用新工艺的芯片中；的芯片中；软件软件IP模块模块通常是可综合的寄存器级硬件通常是可综合的寄存器级硬件描述语言模型，它包括仿真模型、测试方法和说明文描述语言模型，它包括仿真模型、测试方法和说明文档。但是以档。但是以HDL代码的形式将软件代码的形式将软件IP模块提供给用户模块提供给用户不是最有效的方法，原因是用户将不是最有效的方法，原

42、因是用户将IP模块嵌入到自己模块嵌入到自己的系统中后，新的布局布线往往会降低的系统中后，新的布局布线往往会降低IP模块的性能，模块的性能，甚至使整个系统都无法工作。甚至使整个系统都无法工作。 2022-6-9461.8 EDA的发展趋势的发展趋势 在一个芯片上完成的系统级的集成已成为可能。在一个芯片上完成的系统级的集成已成为可能。 可编程逻辑器件开始进入传统的可编程逻辑器件开始进入传统的ASIC市场。市场。 EDA工具和工具和IP核应用更为广泛。核应用更为广泛。 高性能的高性能的EDA工具得到长足的发展，其自动化和智能化程度不断提高。工具得到长足的发展，其自动化和智能化程度不断提高。 为嵌入式系统设计提供了功能强大的开发环境。为嵌入式系统设计提供了功能强大的开发环境。 计算机硬件平台性能大幅度提高，为复杂的计算机硬件平台性能大幅度提高，为复杂的SOC设计提供了物理基础。设计提供了物理基础。