数字下变频器的设计与实现课件.ppt

1、解放军理工大学通信工程学院1 解放军理工大学通信工程学院2实验目的理解数字下变频器的基本原理掌握数字下变频器的设计方法学习如何用Matlab辅助完成FPGA设计实验要求根据给定的数字下变频器性能指标要求，利用Matlab辅助完成各功能模块的参数设计完成数字下变频器的FPGA设计，进行时序仿真，并对结果进行分析解放军理工大学通信工程学院3相关先修课程数字信号处理软件无线电实验涉及到的相关基本原理数字下变频器多速率信号处理CIC抽取滤波器FIR滤波器解放军理工大学通信工程学院4 本讲主要内容 一、数字下变频器的基本原理 三、数字下变频器的FPGA实现 四、扩展实验 二、数字下变频器的Matlab设

2、计解放军理工大学通信工程学院5数字变频是实现软件无线电的核心技术之一。模拟变频 VS. 数字变频 n模拟变频：混频器具有非线性；模拟本振的频率稳定度、相位噪声、温度漂移、转换速率等性能指标较差。n数字变频：载频与数字滤波器系数具有可编程性；数字混频不存在非线性失真；数字滤波频响特性好。思考：软件无线电可采用哪几种类型的数字化方式？从工程实现角度出发，现阶段那种方式比较合适？解放军理工大学通信工程学院6数字下变频器（Digital Down-Converters DDC）由数字混频器、数字频率合成器和低通滤波器三部分组成。)cos(0nx(t)LPFLPFx(n)(tZBI)(tZBQ)sin(

3、0nA/D解放军理工大学通信工程学院7进行频谱搬移 降低采样速率 通过抽取将高速采样信号降低为低速基带采样信号。)cos(0nx(t)LPFLPFx(n)(tZBI)(tZBQ)sin(0nA/D解放军理工大学通信工程学院8单级实现 采样速率高、过渡带宽窄导致滤波器阶数巨大，工程上难以实现。多级实现 分级抽取，每一级设计不同的过渡带宽，可有效减小各级所需滤波器的阶数。进一步改进措施 采用积分梳状（Cascaded Integrator-Comb CIC）滤波器，降低对计算量的要求。带来的问题 通带内的衰减，由CIC补偿滤波器对幅频相应进行补偿。解放军理工大学通信工程学院9X (n)0cos()

4、 n0sin()nX (t)解放军理工大学通信工程学院10设计内容指标要求中频频率21.4MHzAD采样速率57.6MHz（14比特）信号带宽160kHz基带采样速率720kHz通带波动小于0.1dB阻带截止频率100kHz阻带衰减-60dBCIC滤波器混叠抑制-80dB解放军理工大学通信工程学院11步骤一：确定数字频率合成器输出频率fc=21.4MHz步骤二：确定总抽取率DD= 57.6MHz720kHz = 80步骤三：确定各级滤波器设计参数CIC滤波器：抽取率、级数补偿滤波器和FIR滤波器：抽取率、阶数及系数解放军理工大学通信工程学院12抽取对数字频谱的影响分析10/ )2(1)(DlD

5、ljjDeXDeX频谱扩展+频谱叠加 要求频域中只含有小于/D 的频率分量/2sff/2sfsfsf解放军理工大学通信工程学院13ss/=20logsin(/)NffDffD00.10.20.30.40.50.60.70.80.9-140-120-100-80-60-40-200Normalized Frequency ( rad/sample)Magnitude (dB)Magnitude Response (dB) Filter #1: QuantizedFilter #1: ReferenceCIC滤波器幅频响应(D=8 N=5)CIC滤波器幅频响应衰减值：最大混叠出现在什么位置？fBf

6、S/D- fBsBff/D解放军理工大学通信工程学院14抽取率D1 级数N阻带衰减指标满足抗混叠要求D=20D=40N=4-90.444dB-64.5dBN=5-113.0555dB-80.6261dB解放军理工大学通信工程学院15hcic = mfilt.cicdecim(R,M,N,IWL,OWL);参数参数取值取值意义意义R40CIC滤波器抽取率滤波器抽取率M1微分延迟值微分延迟值N5CIC滤波器级数滤波器级数IWL14输入字长输入字长OWL18输出字长输出字长解放军理工大学通信工程学院1600.10.20.30.40.50.60.70.80.9-180-160-140-120-100-

7、80-60-40-200Normalized Frequency ( rad/sample)Magnitude (dB)Magnitude Response (dB) Filter #1: QuantizedFilter #1: ReferenceCIC滤波器幅频响应(D=40 N=5)fs/2=28.8MHzfs/D=1.44MHz解放军理工大学通信工程学院17补偿CIC滤波器通带内的衰减完成D2=2的抽取d = fdesign.decimator(D,ciccomp,M,Nsecs,Fpass,Fstop,Apass,Astop,Fs_in);参数参数取值取值意义意义Fpass80kHz通

8、带截止频率通带截止频率Fstop640kHz阻带截止频率阻带截止频率Apass0.01通带截止频率处衰减值通带截止频率处衰减值Astop60阻带截止频率处衰减值阻带截止频率处衰减值Fs_in1.44MHz滤波器输入采样速率滤波器输入采样速率解放军理工大学通信工程学院1800.020.040.060.080.10.12-0.8-0.6-0.4-0.200.20.40.60.8Frequency (MHz)Magnitude (dB)Magnitude Response (dB) hcic: Quantizedhcic: Referencehcfir: Quantizedhcfir: Refere

9、ncecascade: Quantizedcascade: Reference补偿效果图解放军理工大学通信工程学院1900.010.020.030.040.050.060.070.080.090.1-100-90-80-70-60-50-40-30-20-100Normalized Frequency ( rad/sample)Magnitude (dB)Magnitude Response (dB) Filter #1: QuantizedFilter #1: Reference2级滤波器级联后的幅频响应特性解放军理工大学通信工程学院20通带波纹指标：小于0.1dB阻带衰减指标：-60dBd

10、 = fdesign.decimator(1,lowpass,N,Fp,Fst,N,Fpass,Fstop,Fs_fir);参数参数取值取值意义意义N140滤波器阶数滤波器阶数-1Fpass80kHz通带截止频率通带截止频率Fstop100kHz阻带截止频率阻带截止频率Fs_in720kHz滤波器输入采样速率滤波器输入采样速率解放军理工大学通信工程学院2100.10.20.30.40.50.60.70.80.9-250-200-150-100-500Normalized Frequency ( rad/sample)Magnitude (dB)Magnitude Response (dB) F

11、ilter #1: QuantizedFilter #1: Reference3级滤波器级联后的幅频响应特性解放军理工大学通信工程学院2200.020.040.060.080.10.120.140.160.180.2-100-90-80-70-60-50-40-30-20-100Frequency (MHz)Magnitude (dB)Magnitude Response (dB) Filter #1: QuantizedFilter #1: Reference00.010.020.030.040.050.060.070.080.090.1-0.05-0.04-0.03-0.02-0.0100

12、.010.020.030.040.05Frequency (MHz)Magnitude (dB)Magnitude Response (dB) Filter #1: QuantizedFilter #1: Reference解放军理工大学通信工程学院23设计内容指标要求中频频率21.4MHzAD采样速率57.6MHz（14比特）信号带宽200kHz基带采样速率900kHz通带波动小于0.3dB阻带截止频率120kHz阻带衰减-60dBCIC滤波器混叠抑制-60dB解放军理工大学通信工程学院24 本讲主要内容 一、数字下变频器的基本原理 三、数字下变频器的FPGA实现 四、扩展实验 二、数字下变

13、频器的Matlab设计解放军理工大学通信工程学院25顶层控制模块数字下变频模块时钟产生模块DDS模块数字混频模块接口模块CIC滤波模块补偿滤波模块FIR滤波模块解放军理工大学通信工程学院26数字混频器 - 乘法器 IP数字控制振荡器- DDS IPCIC滤波器- CIC FILTER IP补偿滤波器与FIR滤波器 - MAC FIR IP时钟产生 - DCM思考：IP核使用的要点有哪些？解放军理工大学通信工程学院27数字混频器 - 乘法器 IP端口数据类型：有符号、无符号输入/输出数据位宽解放军理工大学通信工程学院28数字混频器 - 乘法器 IP端口数据类型：有符号、无符号输入/输出数据位宽解

14、放军理工大学通信工程学院29数字控制振荡器- DDS IPDDS clock rate：DDS输出数据时钟数率SFDR：对DDS输出产生的带外噪声的要求Frequency Resolution：频率分辨率n设置为10Hz，则DDS的最低分辨率可调至10Hz数量级Output Frequency：输出频率fc（可固定或周期性变化）解放军理工大学通信工程学院30数字控制振荡器- DDS IP解放军理工大学通信工程学院31数字控制振荡器- DDS IP解放军理工大学通信工程学院32数字控制振荡器- DDS IP解放军理工大学通信工程学院33CIC滤波器- CIC FILTER IP输入数据位宽CIC

15、滤波器级数差分延迟抽取/内插因子解放军理工大学通信工程学院34补偿滤波器与FIR滤波器 - MAC FIR IP滤波器类型：单速率、内插、抽取滤波器设置：内插次数、抽取次数、多通道数量系数设置：系数位宽、系数类型（有符号、无符号）时钟设置：系统时钟及数据输入速率解放军理工大学通信工程学院35补偿滤波器与FIR滤波器 - MAC FIR IP系数设置解放军理工大学通信工程学院36补偿滤波器与FIR滤波器 - MAC FIR IP时钟设置解放军理工大学通信工程学院37系统工作时钟速率的选择n必要条件：满足信号输入速率对计算的要求n时钟速度对系统性能的影响 思考：如何优化？共同决定了需要用实现FIR

16、滤波器所需的资源。解放军理工大学通信工程学院38严格考虑溢出问题nCIC抽取滤波器内部字长：Bmax=N*log2(D*M)+Bin-1n在我们的设计参数下，Bmax=Bin+15解放军理工大学通信工程学院39数据位宽的确定与数据截取0cos() n141428436285注意：输出位宽=输入位宽+系数位宽+log2（滤波器阶数）-1 FIR滤波器系数位宽为16比特解放军理工大学通信工程学院40数据位宽的确定与数据截取0cos() n141416436285解放军理工大学通信工程学院41数据位宽的确定与数据截取0cos() n141416315073解放军理工大学通信工程学院42数据位宽的确定

17、与数据截取0cos() n141416185073注意：MAC FIR IP 核的输入数据位宽最大为18比特解放军理工大学通信工程学院43数据位宽的确定与数据截取0cos() n141416183760解放军理工大学通信工程学院44数据位宽的确定与数据截取0cos() n141416181860解放军理工大学通信工程学院45数据位宽的确定与数据截取0cos() n141416181841解放军理工大学通信工程学院46数据位宽的确定与数据截取0cos() n141416181841注意：FIR滤波器输出数据的截取：max(output)=max(input)*sum(abs(coef)解放军理工

18、大学通信工程学院47实验目的理解数字下变频器的基本原理掌握数字下变频器的设计方法学习如何用Matlab辅助完成FPGA设计实验要求根据给定的数字下变频器性能指标要求，利用Matlab辅助完成各功能模块的参数设计完成数字下变频器的FPGA设计，进行时序仿真，并对结果进行分析解放军理工大学通信工程学院48实验目的理解数字下变频器的基本原理掌握数字下变频器的设计方法学习如何用Matlab辅助完成FPGA设计实验要求根据给定的数字下变频器性能指标要求，利用Matlab辅助完成各功能模块的参数设计完成数字下变频器的FPGA设计，进行时序仿真，并对结果进行分析解放军理工大学通信工程学院49在进行数字下变频器的FPGA设计时：输入处理数据速度很高时，如何实现面积换速度？输入处理数据速度较低时，如何实现速度换面积？思考数字上变频器如何实现？数字上变频器如何实现？