存储周期课件.ppt

1、第第4章章 主存储器主存储器4.1 主存储器概述主存储器概述4.2 读读/写存储器写存储器4.3 非易失性存储器非易失性存储器4.4 DRAM的研制与发展的研制与发展4.5 半导体存储器的组成与控制半导体存储器的组成与控制4.6 多体交叉存储器多体交叉存储器本章重难点1、主存的地位，操作（与CPU的连接）2、RAM存储单元的工作原理3、存储芯片的内部组成、外部特征4、半导体存储器的组成以存储器为中心的双总线结构以存储器为中心的双总线结构CPUM接口接口接口接口IOIO系统总线存储总线CPU24.1 主存储器概述主存储器概述一、一、主存储器处于全机中心地位主存储器处于全机中心地位现代计算机中主存

2、处于全机中心地位的原现代计算机中主存处于全机中心地位的原因是：因是： (1)(1)当前计算机正在执行的程序和数据当前计算机正在执行的程序和数据( (除除了暂存于了暂存于CPUCPU寄存器以外的所有原始数据、寄存器以外的所有原始数据、中间结果和最后结果中间结果和最后结果) )均存放在存储器中。均存放在存储器中。CPUCPU直接从存储器取指令或存取数据直接从存储器取指令或存取数据。 (2)(2)计算机系统中输入输出设备数量增多，计算机系统中输入输出设备数量增多，数据传送速度加快，数据传送速度加快，因此采用了直接存储因此采用了直接存储器存取器存取(DMA)(DMA)技术和输入输出通道技术，在技术和输

3、入输出通道技术，在存储器与输入输出系统之间直接传送数据。存储器与输入输出系统之间直接传送数据。(3)(3)共享存储器的多处理机的出现，共享存储器的多处理机的出现，利用存利用存储器存放共享数据，并实现处理机之间的储器存放共享数据，并实现处理机之间的通信通信，更加强了存储器作为全机中心的作，更加强了存储器作为全机中心的作用。用。 现在大部分计算机中还设置有辅助存储器现在大部分计算机中还设置有辅助存储器( (简称辅存简称辅存) )或外存储器或外存储器( (简称外存简称外存) )，通常用来通常用来存放主存的副本和当前不在运行的程序和数据。存放主存的副本和当前不在运行的程序和数据。在程序执行过程中，每条

4、指令所需的数据及取在程序执行过程中，每条指令所需的数据及取下一条指令的操作都下一条指令的操作都不能直接访问辅助存储器不能直接访问辅助存储器。 由于中央处理器是高速器件，而主存的读由于中央处理器是高速器件，而主存的读写速度则慢得多，不少指令的执行速度与主存写速度则慢得多，不少指令的执行速度与主存储器技术的发展密切相关储器技术的发展密切相关。二、二、 主存储器分类主存储器分类存储器的器件和介质的要求:(1)有两个稳定的物理状态；(2)满足一些技术上的要求； 便于与电信号转换，便于读写、速度高、容量大和可靠性高等。(3) 价格。 目前的计算机都使用半导体存储器。主存储器的类型：主存储器的类型： (1

5、)(1)随机存储器随机存储器( (简称简称RAM)RAM) 随机存储器(又称读写存储器)指通过指令可以随机地、个别地对各个存储单元进行访问，一般访问所需时间基本固定，而与存储单元地址无关。 (2)(2)只读存储器只读存储器( (简称简称ROM)ROM) 只读存储器是一种对其内容只能读不能写入的存储器，在制造芯片时预先写入内容。它通常用来存放固定不变的程序、汉字宇型库、字符及图形符号等。由于它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。(3)(3)可编程序的只读存储器可编程序的只读存储器( (简称简称PROM)PROM) 一次性写入的存储器，写入后，只能读出其内容，而不能

6、再进行修改。(4)(4)可擦除可编程序只读存储器可擦除可编程序只读存储器( (简称简称EPROM)EPROM) 可用紫外线擦除其内容的PROM，擦除后可再次写入。(5)(5)可用电擦除的可编程只读存储器可用电擦除的可编程只读存储器( (简称简称E E2 2PROM)PROM) 可用电改写其内容的存储器，近年来发展起来的快擦型存储器(flash memory)具有E2PROM的特点。 “非易失性存储器非易失性存储器” -即使停电，仍能保持其内容,如:ROM,ROM, PROMPROM,EPROMEPROM,E E2 2PROMPROM“易失性存储器易失性存储器” -停电后，其内容要丢失.如:RA

7、MRAM三、三、主存储器的主要技术指标主存储器的主要技术指标 主存储器的主要性能指标为主存储器的主要性能指标为主存容量、存储器存取时间和存主存容量、存储器存取时间和存储周期时间。储周期时间。 存储字存储字: :计算机可寻址的最小信息单位可寻址的最小信息单位. .字长字长: :一个存储字所包括的二进制位数。访问存储器单位: 字可寻址字可寻址, , 字节可寻址字节可寻址. .主存储器的容量主存储器的容量: :以字或字节为单位来表以字或字节为单位来表示主存储器存储单元的总数示主存储器存储单元的总数. .格式格式: :字长字长* *字数字数( (位位/ /字节字节).).例例:1K:1K* *4(4(

8、位位) )地址二进制位数地址二进制位数= =LogLog2 2字数字数=log21K=10 数据二进制位数数据二进制位数= =字长字长=4=4 存取时间存取时间(memory access time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。通常，存储周期略大于存取时间，其差别与主存储器的物理实现细节有关。四、四、主存储器的基本操作主存储器的基本操作 主存储器用来暂时存储主存储器用来暂时存储CPUCPU正在使用的正在使用的指令和数据，它和指

9、令和数据，它和CPUCPU的关系最为密切。的关系最为密切。主主存储器和存储器和CPUCPU的连接由总线支持连接形式如的连接由总线支持连接形式如图。图。 CPUCPU与主存之间采取异步工作方式，以与主存之间采取异步工作方式，以readyready信号表示一次访存操作的结束。信号表示一次访存操作的结束。4.2 读读/写存储器写存储器(即随机存储(RAM)半导体存储器半导体存储器工艺工艺双极型双极型MOSMOS型型TTLTTL型型ECLECL型型速度很快、速度很快、功耗大、功耗大、容量小容量小电路结构电路结构PMOSPMOSNMOSNMOSCMOSCMOS功耗小、功耗小、 容量大容量大工作方式工作方

10、式静态静态MOSMOS动态动态MOSMOS存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）：型）： 依靠双稳态电路内部交叉反馈的机依靠双稳态电路内部交叉反馈的机制存储信息。制存储信息。（动态（动态MOSMOS型）：型）： 依靠电容存储电荷的原理存储信息。依靠电容存储电荷的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存作主存。（静态（静态MOSMOS除外）除外）一、一、 静态静态MOSMOS存储单元与存储

11、芯片存储单元与存储芯片1.1.六管单元六管单元（1 1）组成）组成T1T1、T3T3：MOSMOS反相器反相器VccVcc触发器触发器T3T3T1T1T4T4T2T2T2T2、T4T4：MOSMOS反相器反相器T5T5T6T6T5T5、T6T6：控制门管：控制门管Z ZZ Z：字线，：字线，选择存储单元选择存储单元位线，位线，完成读完成读/ /写操作写操作W WW WW W、W W：（2 2）定义）定义“1”“1”：T1T1导通，导通，T2T2截止；截止；“0”“0”：T1T1截止，截止，T2T2导通。导通。（3 3）工作）工作T5T5、T6T6Z Z：加高电平，加高电平，（4 4）保持）保持

12、只要电源正常，保证向导通管提供电流，便能维持一管导只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，通，另一管截止的状态不变，称称静态静态。VccVccT3T3T1T1T4T4T2T2T5T5T6T6Z ZW WW W导通，选中该单元。导通，选中该单元。写入：写入：在在W W、W W上分别上分别加高、低电平，写加高、低电平，写0 0；反之写反之写1 1。读出：读出：根据根据W W上有电流上有电流读读1 1， W W上有电流读上有电流读0 0。Z Z：加低电平，加低电平， T5T5、T6T6截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。静态单元是非破坏

13、性读出，读出后不需重写。静态单元是非破坏性读出，读出后不需重写。2. 地址译码系统地址译码系统 (1)单译码方式： (2). 双译码方式：（行列译码方式） 下面是使用上述单元组成的 16*1的静态存储器结构图：WE =0 执行写操作 WE =1 执行读操作 DIN为写入数据 DOUT为读出数据0001101 1 11 10 01 00地址端：地址端：（2 2）内部寻址逻辑）内部寻址逻辑21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVccVcc A7 A8 A9 D0 D1

14、 D2 D3 WE A7 A8 A9 D0 D1 D2 D3 WEA9A0A9A0（入）（入）数据端：数据端： D3D0D3D0（入（入/ /出）出）控制端：控制端：片选片选CSCS= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地寻址空间寻址空间1K1K，存储矩阵分为，存储矩阵分为4 4个位平面，每面个位平面，每面1K1K1 1位。位。3.3.存储芯片存储芯片例例.SRAM.SRAM芯片芯片21142114（1 1K K4 4位）位）（1 1）外特性）外特性X0X0每面矩阵排成每面矩阵排成6464行

15、行1616列。列。 行译码行译码6 6位行地址位行地址X63X63 列译码列译码Y0Y0Y15Y15XiXi 读读/ /写线路写线路YiYiW WW WW WW W两级两级译码译码一级：一级： 地址译码，地址译码，选择字线、位线。选择字线、位线。二级：二级： 一根字线和一根字线和一组位线交叉，一组位线交叉，选择一位单元。选择一位单元。4 4位列地址位列地址646416166464161664641616646416161K1K1K1K1K1K1K1K(2)(2)开关特性开关特性 静态存储器的片选、写允许、地址和写入数据在时间配合上有一定要求。描述这些配合要求的参数以及输出传输延迟有很多种。了解

16、这些参数对于正确使用存储器是很重要的。下面介绍这些参数。读周期的参数读周期的参数 根据地址和片选信号建立时间的先后不同，有两种读数时间。若片选信号先建立，其输入输出波形如图45(a)所示；若地址先建立，其输入输出波形如图45(b)所示。和它相对应的参数有：地址读数时间地址读数时间t taAdraAdr片选读时间片选读时间t taCSaCS片禁止到输出的传输延迟片禁止到输出的传输延迟t tPLHCS DoutPLHCS Dout地址对片选的建立时间地址对片选的建立时间t tSUAdrCSSUAdrCS写周期的参数写周期的参数地址对写允许地址对写允许WEWE的建立时间的建立时间t tSUAdrSU

17、Adr，地址对写允许地址对写允许WEWE的保持时间的保持时间t thAdrhAdr，片选对写控制的建立时间片选对写控制的建立时间t tsuCSsuCS和保持和保持时间时间t thCShCS输入数据对写允许的建立时间输入数据对写允许的建立时间t tsuDINsuDIN数据对写允许的保持时间数据对写允许的保持时间t thDINhDIN最小写允许宽度最小写允许宽度t tWWEWWE在WE=0期间不允许地址发生变化 存储原理： 将存储信息以电荷的形式电荷的形式存于电容上，不需要电源持续供电，可以是MOS栅极电容，也可以是专用的MOS电容。电容充至高电平为1，放至低电平为0。不需双稳态电路，充电后MOS

18、管可以断开，电荷的泄漏极少，这降低了芯片的功耗。 DRAM集成度增大，每片容量大，功耗小。 当MOS管断开，有电荷泄露，时间长，放电后难以识别所存储的信息，因此经过一定时间需要对存1的电容重新充电，即需要刷新。 2 2动态存储器动态存储器(DRAM)(DRAM)(1)(1)三管存储单元和存储器原理三管存储单元和存储器原理组成组成: T1,T2,T3,C定义定义: 1:C有电荷 0:C上无电荷工作工作: 读出读出:读出数据线预充电至高电位，然后读出选择线来高电位，用读出数据线的有/无变低来表示1/0. 写入写入:写入选择线高. 写1:写入数据线高,C充电 写0:写入数据线低,C放电+- -字线字

19、线位位线线 写写 1 ：使位线为低电平，：使位线为低电平，若若CS 上无电荷，则上无电荷，则 VDD 向向 CS 充电；充电； 若若CS 上有电荷，则上有电荷，则 CS 无充放电动作。无充放电动作。 写写 0 ：使位线为高电平，若：使位线为高电平，若CS 上无电荷，则上无电荷，则 CS 无充放电动作，无充放电动作， 若若CS 上有电荷，则上有电荷，则 CS 把所存电放完。把所存电放完。 读操作：首先使位线充电至高电平，当字线来高电平后，读操作：首先使位线充电至高电平，当字线来高电平后，T导通，导通， 若若 CS 上无电荷，则位线上无电位变化上无电荷，则位线上无电位变化 (读出为读出为 0)；

20、若若 CS 上有电荷则会放电上有电荷则会放电，并使位线电位由高变低，并使位线电位由高变低， 接在位线上的读出放大器会感知这种变化，读出为接在位线上的读出放大器会感知这种变化，读出为1。 VDDCS柵极柵极T源极源极漏极漏极充电充电放电放电定义定义： “ “0”0”：CsCs无电荷无电荷 “ “1”1”：CsCs有电荷有电荷(2)(2)单管单元的单管单元的读写原理读写原理+ +- -VDDCS字线字线位位线线T 写写 1 ：使位线为低电平，：使位线为低电平，低低若若CS 上无电荷，则上无电荷，则 VDD 向向 CS 充电；充电； 把把 1 信号写入了电容信号写入了电容 CS 中。中。若若CS 上

21、有电荷，则上有电荷，则 CS 的电荷不变，的电荷不变，保持原记忆的保持原记忆的 1 信号不变。信号不变。+ +- -VDDCS字线字线位位线线T 写写 1 ：使位线为低电平，：使位线为低电平，低低若若CS 上有电荷，则上有电荷，则 CS 的电荷不变，的电荷不变，保持原记忆的保持原记忆的 1 信号不变。信号不变。+ +- -VDDCS字线字线位位线线T高高写写 0 ：使位线为高电平，：使位线为高电平， 若若CS 上有电荷，则上有电荷，则 CS 通过通过 T 放电；放电； 若若CS 上无电荷，则上无电荷，则 CS 无充放电动作，无充放电动作，保持原记忆的保持原记忆的 0 信号不变。信号不变。把把

22、0 信号写入了电容信号写入了电容 CS 中。中。 VDDCS字线字线位位线线T高高写写 0 ：使位线为高电平，：使位线为高电平，当字线变高电平后，当字线变高电平后， 若若CS 上无电荷，则上无电荷，则 CS 无充放电动作，无充放电动作，保持原记忆的保持原记忆的 0 信号不变。信号不变。+- -VDDCS字线字线位位线线T接在位线上的读出放大器会感知这种变化，读出为接在位线上的读出放大器会感知这种变化，读出为 1。 高，高，T 导通，导通，高高读操作：读操作： 首先使位线充电至高电平，当字线来高电平后，首先使位线充电至高电平，当字线来高电平后，T导通，导通，低低 若若 CS 上无电荷，则位线上无

23、电位变化上无电荷，则位线上无电位变化 ，读出为，读出为 0 ； 若若 CS 上有电荷，则会放电，并使位线电位由高变低，上有电荷，则会放电，并使位线电位由高变低，保持保持Z Z：加低电平，加低电平， T T截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。单管单元是破坏性读出，读出后需重写。单管单元是破坏性读出，读出后需重写。单管单元的优点单管单元的优点: :线路简单，单元占用面积小，线路简单，单元占用面积小，因此容量大，速度快。因此容量大，速度快。单管单元的缺点：读出是破坏性的，故读出单管单元的缺点：读出是破坏性的，故读出后要立即对单元进行后要立即对单元进行“重写重写”，以恢复原

24、信，以恢复原信息；单元读出信号很小，要求有高灵敏度的息；单元读出信号很小，要求有高灵敏度的读出放大器。读出放大器。下面以下面以16KXl16KXl动态存储器为例介绍动态存储器的原理。动态存储器为例介绍动态存储器的原理。地址端：地址端：21642164（64K64K1 1）1 18 89 91616VccVcc CAS Do A6 A3 A4 A5 A7 CAS Do A6 A3 A4 A5 A7A7A0A7A0（入）（入）数据端：数据端：DiDi（入）（入）控制端：控制端：片选片选写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地空闲空闲/ /刷新刷新 DiDi WE

25、 RAS A0 A2 A1 GND WE RAS A0 A2 A1 GND分时复用，提供分时复用，提供1616位地址。位地址。DoDo（出）（出）行地址选通行地址选通RASRAS列地址选通列地址选通CASCAS：=0=0时时A7A0A7A0为行地址为行地址高高8 8位地址位地址：=0=0时时A7A0A7A0为列地址为列地址低低8 8位地址位地址1 1脚未用，或在新型号中用于片内自动刷新。脚未用，或在新型号中用于片内自动刷新。(3)(3)存储芯片举例存储芯片举例: :(4)(4)再生再生( (刷新刷新) )原因：原因：DRAM是通过把电荷充积到MOS管的栅极电容或专门的MOS电容中去来实现信息存

26、储的。但是由于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。定义：定义：把这一充电过程称为把这一充电过程称为再生再生，或称为，或称为刷新刷新。对对于于DRAMDRAM，再生一般应在小于或等于，再生一般应在小于或等于2ms2ms的时间内的时间内进行一次。进行一次。SRAM则不同，由于SRAM是以双稳态电路为存储单元的，因此它不需要再生。 DRAMDRAM采用采用“读出读出”方式进行再生。方式进行再生。单管单元的读出是破坏性的单管单元的读出是破坏性的( (若单元中原来充有电若单元中原来充有电荷，读

27、出时，荷，读出时，CsCs放电放电) )，而接在单元数据线上的读，而接在单元数据线上的读放是一个再生放大器，在读出的同时，读放又使放是一个再生放大器，在读出的同时，读放又使该单元的存储信息自动地得以恢复。该单元的存储信息自动地得以恢复。由于由于DRAMDRAM每列都有自己的读放，因此，只要每列都有自己的读放，因此，只要依次改变行地址，轮流对存储矩阵的每一行依次改变行地址，轮流对存储矩阵的每一行所有单元同时进行读出，当把所有行全部读所有单元同时进行读出，当把所有行全部读出一遍，就完成了对存储器的再生出一遍，就完成了对存储器的再生( (这种再这种再生称行地址再生生称行地址再生) )。动态存储器的刷

28、新动态存储器的刷新1.1.刷新定义和原因刷新定义和原因定期向电容补充电荷定期向电容补充电荷刷新刷新动态存储器依靠电容电荷存储信息。平时无电源动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。补充电荷，以保持信息不变。注意注意刷新刷新与与重写重写的区别。的区别。破坏性读出破坏性读出后重写，以恢复原来的信息。后重写，以恢复原来的信息。 “ “读读出出”方式的刷新方式的刷新2.2.最大刷新间隔（刷新周期）最大刷新间隔（刷新周期）在此期间，必须对所有动态单元刷新一遍。在此期间，必须对所有动态单元刷新一

29、遍。各动态芯片可同时刷新，片内按行刷新各动态芯片可同时刷新，片内按行刷新非破坏性读出非破坏性读出的动态的动态M M，需补充电荷以保持原来的信息。，需补充电荷以保持原来的信息。刷新逻辑刷新逻辑( (专门处理专门处理) )2ms2ms3.3.刷新方法刷新方法（按行读）。（按行读）。对主存的访问对主存的访问由由CPUCPU提供行、列地址，提供行、列地址，随机访问随机访问2ms2ms内集中安排所有刷新周期。内集中安排所有刷新周期。CPUCPU访存：访存：4.4.刷新周期的安排方式刷新周期的安排方式死区死区用在实时要用在实时要求不高的场求不高的场合。合。动态芯片刷新：动态芯片刷新： 由刷新地址计数器由刷

30、新地址计数器提供行地址，定时刷新提供行地址，定时刷新（1 1）集中刷新）集中刷新R/WR/W刷新刷新R/WR/W刷新刷新2ms2ms50ns50ns例如，例如，一个存储器有1024行，系统工作周期为2OOns。RAM刷新周期为2ms。这样，在每个刷新周期内共有10000个工作周期，其中用于再生的为1024个工作周期，用于读和写的为8976个工作周期。 集中刷新的缺点是在刷新期间不能访问存储器，集中刷新的缺点是在刷新期间不能访问存储器，有时会影响计算机系统的正确工作。有时会影响计算机系统的正确工作。2ms2ms（2 2）分步刷新）分步刷新例例. .各刷新周期分散安排在各刷新周期分散安排在2ms2

31、ms内。内。用在大多数计算机中。用在大多数计算机中。每隔一段时间刷新一行。如在每隔一段时间刷新一行。如在128128行的行的DRAMDRAM中中128128行行15.6 15.6 微秒微秒每隔每隔15.615.6微秒提一次刷新请求，微秒提一次刷新请求，刷新一行；刷新一行；2 2毫秒内刷新完所有行毫秒内刷新完所有行R/WR/W刷新刷新R/WR/W刷新刷新R/WR/WR/WR/WR/WR/W15.615.6微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新请求刷新请求刷新请求刷新请求（DMADMA请求）请求）（DMADMA请求）请求）(5)(5)时序图时序图 DRAMDRAM有以

32、下几种工作方式：有以下几种工作方式：读工作读工作方式，写工作方式，读方式，写工作方式，读改写工作方式，改写工作方式，页面工作方式和再生工作方式。页面工作方式和再生工作方式。 下面介绍这几种工作方式的时序图，下面介绍这几种工作方式的时序图，在介绍时序图前，在介绍时序图前，先介绍先介绍RASRAS，CASCAS与地与地址址AdrAdr的相互关系的相互关系( (图图4 410)10)。注意 (1)CAS的下沿必须滞后于RAS的下沿. (2) RAS，CAS的负电平及正电平宽度要求. (3)行地址对RAS的下沿以及列地址对CAS的下沿均应有足够的地址建立时间t1,t2和地址保持时间t3，t4。读工作方

33、式读工作方式(WE=1)(WE=1)写工作方式写工作方式(WE=0)(WE=0)读读改写工作方式改写工作方式页面工作方式页面工作方式再生工作方式再生工作方式 再生工作原理已作过介绍，再生工作方式将在下面讨论，这里不再讨论。(6)DRAM(6)DRAM与与SRAMSRAM的比较的比较 DRAMDRAM的优点的优点:(a)每片存储容量较大；引脚数少每片存储容量较大；引脚数少。(b)价格比较便宜价格比较便宜。(c)(c)所需功率大约只有所需功率大约只有SRAMSRAM的的1 16 6。 DRAMDRAM作为计算机主存储器的主要元件得到作为计算机主存储器的主要元件得到了广泛的应用了广泛的应用. . D

34、RAMDRAM的缺点的缺点:(a)速度比速度比SRAMSRAM要低要低。(b)DRAMDRAM需要再生，这不仅浪费了宝贵的时需要再生，这不仅浪费了宝贵的时间，还需要有配套的再生电路，它也要用间，还需要有配套的再生电路，它也要用去一部分功率。去一部分功率。 SRAMSRAM一般用作容量不大的高速存储器。一般用作容量不大的高速存储器。 SRAM DRAM存储信息存储信息 触发器触发器 电容电容 破坏性读出破坏性读出 非非 是是需要刷新需要刷新 不要不要 需要需要 送行列地址送行列地址 同时送同时送 分两次送分两次送运行速度运行速度 快快 慢慢集成度集成度 低低 高高发热量发热量 大大 小小存储成本

35、存储成本 高高 低低用途用途cache 主存主存4 43 3 非易失性半导体存储器非易失性半导体存储器易失性存储器易失性存储器(DRAM(DRAM和和SRAM):SRAM):当掉电时，所存储的内容立即消失。非易失性半导体存储器非易失性半导体存储器: :即使停电，所存储的内容也不会丢失。 根据半导体制造工艺的不同，可分为根据半导体制造工艺的不同，可分为ROMROM，PROMPROM，EPROMEPROM，E E2 2PROMPROM和和Flash MemoryFlash Memory。1 1只读存储器只读存储器(ROM)(ROM) 掩模式ROM由芯片制造商在制造时写入内容，以后只能读而不能再写入

36、。其基本存储原理是以元件的元件的“有无有无”来表示该存储单元的信息(“1”或“0”)，可以用二极管或晶体管作为元件，显而易见，其存储内容是不会改变的。2 2可编程序的只读存储器可编程序的只读存储器(PROM)(PROM) PROM可由用户根据自己的需要来确定ROM中的内容，常见的熔丝式PROM是以熔丝的接通和断开熔丝的接通和断开来表示所存的信息为“1”或“0”。刚出厂的产品，其熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝(写入)。显而易见，断开后的熔丝是不能再接通了，因此，它是一次性写入的存储器。掉电后不会影响其所存储的内容。3 3可擦可编程序的只读存储器可擦可编程序的只读存储器(

37、EPROM)(EPROM) EPROM的基本存储单元由一个管子组成，但管子内多增加了一个浮置栅。编程序编程序( (写入写入) )时时，在控制栅的高压吸引下，自由电子越过氧化层进入浮置栅；当浮置栅极获得足够多的自由电子后，漏源极间便形成导电沟道(接通状态)，信息存储在周围都被氧化层绝缘的浮置栅上，即使掉电，信息仍保存。改写时，改写时，先将其全部内容擦除，然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。EPROMEPROM的编程次数不受限制。的编程次数不受限制。4 4可电擦可编程序只读存储器可电擦可编程序只读存储器(E(E2 2PROM)PROM) E E2 2PROMPROM每个存储单元采

38、用两个晶体管。其每个存储单元采用两个晶体管。其栅极氧化层比栅极氧化层比EPROMEPROM薄，因此具有电擦除薄，因此具有电擦除功能。功能。 E2PROM的编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制(因氧化层被磨损) 。 其读写操作类似于SRAMSRAM，但每字节的写入周期要几毫秒，比SRAM长得多。5 5快擦除读写存储器快擦除读写存储器(Flash Memory)(Flash Memory) Flash Memory是用单管来存储一位信息，用电来擦除,但是它只能但是它只能擦除整个区或整个器件擦除整个区或整个器件。在源极上加高压Vpp，控制栅接地，在电场作用下，浮置栅上

39、的电子越过氧化层进入源极区而全部消失，实现整体擦除或分区擦除。 快擦除读写存储器于1983年推出，1988年商品化。它兼有ROM和RAM俩者的性能，又有ROM，DRAM一样的高密度。目前价格已略低于DRAM，芯片容量已接近于DRAM，是唯是唯一具有大存储量、非易失性、低价格、可在线改写和高一具有大存储量、非易失性、低价格、可在线改写和高速度速度( (读读) )等特性的存储器。它是近年来发展很快很有前等特性的存储器。它是近年来发展很快很有前途的存储器。途的存储器。4 44 DRAM4 DRAM的研制与发展的研制与发展 近年来，开展了基于DRAM结构的研究与发展工作，现简单介绍于下：1 1增强增强

40、型型DRAM(EDRAM)DRAM(EDRAM) 增强型增强型DRAM(EDRAM)DRAM(EDRAM)改进了改进了CMOSCMOS制造工艺制造工艺，使晶体管开关加速，其结果使其结果使EDRAMEDRAM的存取时间和周期的存取时间和周期时间比普通时间比普通DRAMDRAM减少一半，而且在减少一半，而且在EDRAMEDRAM芯片中还芯片中还集成了小容量集成了小容量SRAM cacheSRAM cache(有关cache的原理见73节)。例如，在例如，在4Mb(1MX44Mb(1MX4位位)EDRAM)EDRAM芯片中，内含芯片中，内含4MbDRAM4MbDRAM和和2Kb(512X42Kb(5

41、12X4位位)SRAM cache)SRAM cache。4Mb(1MX4位)DRAM的访问地址为20位，其中11位为行地址，9位为列地址，片内的SRAM与DRAM之间的总线宽度为256字节(2Kb)，因此在SRAM中保存的是最后一次读操作所在行的全部内容(29X4位，即512X4位)，如果下次访问的是该行内容，则可直接访问快速SRAM cache。2 2cache DRAM(CDRAM)cache DRAM(CDRAM) 其原理与其原理与EDRAMEDRAM相似，其主要差别是相似，其主要差别是SRAM SRAM cachecache的容量较大，且与真正的的容量较大，且与真正的cachecac

42、he原理相同。原理相同。 在存储器直接连接处理器的系统中，cache DRAM可取代第二级cache和主存储器(第一级cache在处理器芯片中)。 CDRAM还可用作缓冲器支持数据块的串行传送。例如，用于显示屏幕的刷新，CDRAM可将数据从DRAM预取到SRAM中，然后由SRAM传送到显示器。3.EDO DRAM3.EDO DRAM 扩充数据输出扩充数据输出(extended data out(extended data out，简，简称称EDO)EDO)，它在完成当前内存周期前即可，它在完成当前内存周期前即可开始下一内存周期的操作，因此能提高开始下一内存周期的操作，因此能提高数据带宽或传输率

43、。数据带宽或传输率。4 4同步同步DRAM(SDRAM)DRAM(SDRAM) 具有新结构和新接口的具有新结构和新接口的SDRAMSDRAM已被广泛已被广泛应用于计算机系统中。它的读写周期应用于计算机系统中。它的读写周期 (10ns(10ns15ns)15ns)比比EDO DRAM(20nsEDO DRAM(20ns30ns)30ns)快，有望取代快，有望取代EDODRAMEDODRAM。 典型的典型的DRAMDRAM是异步工作的是异步工作的，处理器送地址和控制信号到存储器后，等待存储器进行内部操作(选择行线和列线，读出信号放大，并送输出缓冲器等)，此时处理器只能等待，因而影响了系统性能。 而

44、而SDRAMSDRAM与处理器之间的数据传送是同步的与处理器之间的数据传送是同步的，在系统时钟控制下，处理器送地址和控制命令到在系统时钟控制下，处理器送地址和控制命令到SDRAMSDRAM后，在经过一定数量后，在经过一定数量( (其值是已知的其值是已知的) )的时钟的时钟周期后，周期后，SDRAMSDRAM完成读或写的内部操作。在此期间，完成读或写的内部操作。在此期间，处理器可以去进行其他工作，而不必等待之。处理器可以去进行其他工作，而不必等待之。 SDRAM的内部逻辑如图417所示。SDRAM采用成组传送方式(即一次传送一组数 据)，除了传送第一个数据需要地址建立时间和行线充电时间以外，在以

45、后顺序读出数据时，均可省去上述时间，因此SDRAM对读出存储阵列中同一行的一组顺序数据特别有效；对顺序传送大量数据(如字处理和多媒体等)特别有效。图417中的方式寄存器和控制逻辑给 用户提供了附加的功能：允许用户设置成组传送数据的长度；允许程序员设定SDRAM接收命令后到开始传送数据的等待时间。 另外，另外，SDRAMSDRAM芯片内部有两个存储体，提供了芯片芯片内部有两个存储体，提供了芯片内部并行操作内部并行操作( (读写读写) )的机会。的机会。5 5RambusRambus DRAM(RDRAM) DRAM(RDRAM) 由RambusRambus公司开发的公司开发的RambusDRAM

46、着重研究提高存储器频带宽度问题。该芯片采取垂直封装采取垂直封装，所有引出针都从一边引出，使得存储器的装配非常紧凑。它与CPU之间传送数据是通过专用的RDRAM总线进行的，而且不用通常的而且不用通常的RASRAS，CASCAS，WEWE和和CECE信号信号。该芯该芯片采取异步成组数据传输协议，在开始传送时需要片采取异步成组数据传输协议，在开始传送时需要较大存取时间较大存取时间( (例如例如48ns)48ns)，以后可达到，以后可达到500Mb500Mbs s的的传输率。传输率。能达到这样的高速度是因为精确地规定了总线的阻抗、时钟和信号。RDRAM从高速总线上得到访存请求，包括地址、操作类型和传送

47、的字节数。 RambusRambus得到得到IntelIntel公司的支持，其高档的公司的支持，其高档的Pentium Pentium IIIIII处理器将采用处理器将采用RambusRambus DRAM DRAM结构结构。6 6集成随机存储器集成随机存储器(IRAM)(IRAM) 将整个将整个DRAMDRAM系统集成在一个芯片内，系统集成在一个芯片内，包括存储单元阵列；刷新逻辑；裁决逻包括存储单元阵列；刷新逻辑；裁决逻辑、地址分时、控制逻辑及时序等。片辑、地址分时、控制逻辑及时序等。片内还附加有测试电路。内还附加有测试电路。7 7ASIC RAMASIC RAM 根据用户需求而设计的专用存

48、储器芯根据用户需求而设计的专用存储器芯片，它以片，它以RAMRAM为中心，并结合其他逻辑功为中心，并结合其他逻辑功能电路。能电路。 例如，视频存储器例如，视频存储器(videomemory(videomemory) )是显是显示专用存储器，它接收外界送来的图像示专用存储器，它接收外界送来的图像信息，然后向显示系统提供高速串行信信息，然后向显示系统提供高速串行信息息。4 45 5 半导体存储器的组成与控制半导体存储器的组成与控制 半导体存储器的读写时间一般在十几半导体存储器的读写时间一般在十几至几百毫微秒之间，其芯片集成度高，至几百毫微秒之间，其芯片集成度高，体积小，片内还包含有译码器和寄存器体

49、积小，片内还包含有译码器和寄存器等电路等电路。常用的半导体存储器芯片有多常用的半导体存储器芯片有多字一位片和多字多位字一位片和多字多位(4(4位、位、8 8位位) )片，如片，如16M16M位容量的芯片可以有位容量的芯片可以有16MXl16MXl位和位和4MX44MX4位等种类位等种类。1 1存储器容量扩展存储器容量扩展 1 1个存储器的芯片的容量是有限的，个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要它在字数或字长方面与实际存储器的要求都有很大差距，所以需要在字向和位求都有很大差距，所以需要在字向和位向进行扩充才能满足需要。向进行扩充才能满足需要。 设计前确定:所设计的存储

50、器的总容量：字数 * 位数所选用的存储芯片，需要在字 / 位上扩展 (1)(1)位扩展位扩展 概念概念: :位扩展指的是用多个存储器器件对位扩展指的是用多个存储器器件对字长进行扩充。字长进行扩充。 方法方法: :位扩展的连接方式是将多片存储器的地址、片选地址、片选CSCS、读写控制端、读写控制端R RW W相应并联，数据端数据端分别引出。例例1:16KX41:16KX4位芯片组成位芯片组成16KX816KX8位的存储器位的存储器数数据据线线8根根D7D0地地址址线线22根根A21A0CSR/W 例例2：用：用4M 1的芯片的芯片组成组成4M 8的存储器的存储器 I/O I/O4M 1 I/O