集成电路设计CAD-EDA工具实用教程12-可测课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《集成电路设计CAD-EDA工具实用教程12-可测课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路设计 CAD EDA 工具 实用教程 12 课件
- 资源描述:
-
1、可测性设计及DFT软件的使用2022-6-7共122页2System ProductionDesign SpecificationDesign EntryRTL SimulationDesign SynthesisGate Level SimulationPlace & RouteTiming AnalysisIn-System VerificationDesign ModificationDFTC TetraMax2022-6-7共122页3OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022-6-7共122页4DFT基础测试D
2、FT故障模型ATPGDFT常用方法2022-6-7共122页5测试(1-3)CMOS反相器中的物理缺陷2022-6-7共122页6测试(2-3)目前的产品测试方法2022-6-7共122页7测试(3-3)ATE2022-6-7共122页8DFT基础测试DFT故障模型ATPGDFT常用方法2022-6-7共122页9DFT(Design For Test)controllabilityobservability2022-6-7共122页10DFT基础测试DFT故障模型ATPGDFT常用方法2022-6-7共122页11故障模型物理故障逻辑故障封装引脚间的漏电或短路 单一固定故障芯片焊接点到管脚连
3、线断裂延时故障表面玷污、含湿气静态电流故障金属层迁移、应力、脱皮 金属层开路、短路 2022-6-7共122页12单一固定故障2022-6-7共122页13等价故障(1/3)2022-6-7共122页14等价故障(2/3)2022-6-7共122页15等价故障(3/3)NAND的输入SA0和输出的SA1效果等效A SA0,B SA0,Y SA1是一个等效故障集2022-6-7共122页16故障压缩2022-6-7共122页17不可测故障2022-6-7共122页18DFT基础测试DFT故障模型ATPGDFT常用方法2022-6-7共122页19ATPGATPG Automatic Test P
4、attern GeneratorD算法PODEM(Goel)FAN(Fujiwara和Shimono)高级算法 2022-6-7共122页20D算法2022-6-7共122页21D算法-activate the SA0 fault2022-6-7共122页22D算法-propagate fault effect2022-6-7共122页23D算法-anatomy of a test pattern2022-6-7共122页24D算法-record the test pattern2022-6-7共122页25DFT基础测试DFT故障模型ATPGDFT常用方法2022-6-7共122页26DFT
5、常用方法功能点测试 需在每个测试点增加可控的输入和输出,I/O增加扫描测试 结构化的DFT技术,全扫描和部分扫描内建自测试 消除了对ATE的存储能力和频率的限制,更具发展潜力2022-6-7共122页27扫描测试(1/3)SMIC工艺库AREA(m2)FFDQRHDLX63.2FFSDQRHDLX79.83增加百分比26.3%2022-6-7共122页28扫描测试(2/3)2022-6-7共122页29扫描测试(3/3)h大多数的工艺库都提供D,JK,主从触发器的等效multiplexed flip-flop。h一些工艺库还会提供D锁存器的等效multiplexed flip-flop,这时若
6、D锁存器工作于功能模式,则为电平触发,而在测试模式下则为边沿触发。2022-6-7共122页30全扫描设计中的所有触发器都可控制和可观察最广泛使用的一种方法快速ATPG生成(组合ATPG)达到很高的故障覆盖率(95%)需要很长的测试时间2022-6-7共122页31部分扫描8只有一部分触发器转换成可扫描触发器8应用于对性能和面积敏感的设计8需要额外的计算(时序ATPG)8故障覆盖率不可测2022-6-7共122页32内建自测试v内建了测试生成、施加、分析和测试控制结构 v一般包含BIST控制器、测试向量生成器(TPG)和响应分析器(SA) v减少对外部测试设备的需求 ,可以实现全速测试 202
7、2-6-7共122页33SRAMBIST电路框图March 算法(1/2)2022-6-7共122页342022-6-7共122页35March 算法(2/2)Logic BIST2022-6-7共122页36TPG:LFSRSA: MISRLFSR2022-6-7共122页37特征多项式为:当f(x)不可约且能整除多项式1+xk(k=2n-1),但不能整除1+xm(m2n-1)时称为本原多项式。本原多项式可以产生最大的随机序列,即m序列,其周期为2n-1。MISR (Multiple-Input Signature Register)2022-6-7共122页381.LFSR为线性系统,所以
8、遵守叠加原理,把所有电路输出的响应叠加到同一个LFSR上做响应压缩,则最终的余数是由所有电路输出形成的余数的和。2.解决了用于响应压缩的LFSR在输出较多时严重硬件开销的难题; ISCAS89 Benchmark CircuitsvNorth Carolina州立大学微电子中心从世界各地(包括企业和研究机构)广泛征集到的;v应用于时序电路的可测性分析,可作为ATPG性能的评估标准,亦广泛应用于故障模拟、形式验证、逻辑综合等多个领域;v包含42个数字时序电路,规模和复杂度各有不同,电路涉及到乘法器、交通灯控制、真实芯片、高级综合后的控制器、数字分步乘法器、PLD器件等。2022-6-7共122页
9、39ISCAS89基准时序电路集的构成及主要参数2022-6-7共122页40HOPEFault Simulatorv美国弗吉尼亚理工大学的Bradley电气计算机工程系开发的一个教学和研究软件v同步时序电路非常有效的故障仿真器v引入了并行故障仿真技术,并采用一些算法来减少并行仿真时间;v支持固定故障模型v基于linux系统,易于掌握2022-6-7共122页412022-6-7共122页42OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022-6-7共122页43门控时钟问题2022-6-7共122页44时钟分频问题2022-6
10、-7共122页45内部复位问题(1/3)2022-6-7共122页46内部复位问题(2/3)2022-6-7共122页47内部复位问题(3/3)2022-6-7共122页48双向引脚方向控制问题(1/4)2022-6-7共122页49双向引脚方向控制问题(2/4)2022-6-7共122页50双向引脚方向控制问题(3/4)2022-6-7共122页51双向引脚方向控制问题(4/4)2022-6-7共122页52OutlineDFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例2022-6-7共122页53DFT CompilerSynopsys公司的集
11、成于Design Compiler的先进测试综合工具独创的“一遍测试综合”技术功能强大的扫描式可测性设计分析、综合和验证技术支持RTL级、门级的扫描测试设计规则检查,以及给予约束的扫描链插入和优化2022-6-7共122页54启动命令source /opt/demo/synopsys.envdesign_vision &2022-6-7共122页55Design Flow2022-6-7共122页56Overview of DFTC Flow2022-6-7共122页57Specify Default Values2022-6-7共122页581.Scan-Ready Synthesis202
展开阅读全文