芯片及散热装置的高功耗课件.ppt

1、6/5/2022EDA Lab., Tsinghua University1芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结 6/5/2022EDA Lab., Tsinghua University2计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点6/5/2022EDA Lab., Tsinghu

2、a University3 目前计算机科学发展的动力，一部分来自计算机理论目前计算机科学发展的动力，一部分来自计算机理论的发展，但主要来自集成电路芯片性能的大幅提高。的发展，但主要来自集成电路芯片性能的大幅提高。 集成电路芯片性能提高大致符合摩尔定律，即处理器集成电路芯片性能提高大致符合摩尔定律，即处理器(CPU)(CPU)的功能和复杂性每年的功能和复杂性每年( (其后期减慢为其后期减慢为1818个月个月) )会增会增加一倍，而成本却成比例地递减。加一倍，而成本却成比例地递减。 集成电路生产工艺的提高集成电路生产工艺的提高(0.25/0.18/0.13/0.09um)(0.25/0.18/0.

3、13/0.09um)，缩小了单管的尺寸，提高了芯片的集成度与工作频率，缩小了单管的尺寸，提高了芯片的集成度与工作频率，降低了工作电压。降低了工作电压。6/5/2022EDA Lab., Tsinghua University4Shekhar Borkar, Circuit Research, Intel Labs0.010.1110100100010000100000100000019701980199020002010MIPSPentium Pro ArchitecturePentium 4 ArchitecturePentium Architecture48638628680866/5/2

4、022EDA Lab., Tsinghua University5Shekhar Borkar, Circuit Research, Intel Labs6/5/2022EDA Lab., Tsinghua University6计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点6/5/2022EDA

5、 Lab., Tsinghua University7 与其它工艺比较，与其它工艺比较，CMOSCMOS电路以其低功耗，易于集成电路以其低功耗，易于集成的优点，在目前硅材料时代得到了最广泛的应用。的优点，在目前硅材料时代得到了最广泛的应用。 芯片功耗包括由芯片功耗包括由CMOSCMOS管状态改变所产生的动态功耗管状态改变所产生的动态功耗与由漏电流引起的静态功耗两部分。与由漏电流引起的静态功耗两部分。 动态功耗由三部分组成：动态功耗由三部分组成：A A、电路逻辑操作所引起的、电路逻辑操作所引起的状态改变所需功耗；状态改变所需功耗；B B、P P管与管与N N管阈值电压重叠所产管阈值电压重叠所产生

6、的导通电流所需功耗；生的导通电流所需功耗；C C、不同路径的时间延迟不、不同路径的时间延迟不同所产生的竞争冒险所需功耗。同所产生的竞争冒险所需功耗。 静态功耗也由三部分组成：静态功耗也由三部分组成：A A、CMOSCMOS管亚阈值电压漏管亚阈值电压漏电流所需功耗；电流所需功耗；B B、 CMOSCMOS管栅级漏电流所需功耗；管栅级漏电流所需功耗；C C、 CMOSCMOS管衬底漏电流（管衬底漏电流（BTBTBTBT）所需功耗。）所需功耗。6/5/2022EDA Lab., Tsinghua University86/5/2022EDA Lab., Tsinghua University9She

7、khar Borkar, Circuit Research, Intel Labs0 020020040040060060080080010001000120012000.25u0.25u 0.18u0.18u 0.13u0.13u90nm90nm65nm65nm45nm45nmPower (W)LeakageLeakageActiveActive15 mm DieLeakage Power is catching up with the active power in nano-scaled CMOS circuits.6/5/2022EDA Lab., Tsinghua Universit

8、y10David E. Lackey, IBM6/5/2022EDA Lab., Tsinghua University11Shekhar Borkar, Circuit Research, Intel Labs0%0%10%10%20%20%30%30%40%40%50%50%1.51.51 10.70.70.50.5 0.350.35 0.250.25 0.180.18 0.130.13 0.090.09 0.070.07 0.050.05Technology ( )Leakage Power(% of Total)Must stopat 50%A. Grove, IEDM 20026/5

9、/2022EDA Lab., Tsinghua University12 由于功耗已影响到由于功耗已影响到CMOSCMOS电路设计方法学，所以功耗电路设计方法学，所以功耗在电路设计的各个阶段都必须得到优化。从程序汇在电路设计的各个阶段都必须得到优化。从程序汇编到电路综合，再到逻辑级与版图级都是如此。我编到电路综合，再到逻辑级与版图级都是如此。我的研究集中在低层功耗优化，所以从以下两个方面的研究集中在低层功耗优化，所以从以下两个方面进行阐述。进行阐述。 动态功耗优化：动态功耗优化：A A、时钟屏蔽技术；、时钟屏蔽技术；B B、测试功耗优、测试功耗优化；化；C C、竞争冒险消除；、竞争冒险消除；D

10、 D、多输入逻辑门的低功耗、多输入逻辑门的低功耗展开；展开；D D、分区供电。、分区供电。 静态功耗优化：静态功耗优化：A A、多阈值多电压布放；、多阈值多电压布放；B B、虚拟供、虚拟供电网络；电网络；C C、最小漏电流输入向量；、最小漏电流输入向量；D D、浮动衬底电、浮动衬底电压；压；E E、绝缘衬底（、绝缘衬底（SOISOI）。）。6/5/2022EDA Lab., Tsinghua University13计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电

11、系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点6/5/2022EDA Lab., Tsinghua University14 以以IntelIntel公司下一代采用公司下一代采用90nm90nm工艺的工艺的PrescottPrescott为例，它为例，它的的DieDie面积为面积为112112mmmm2 2, ,共集成共集成1.251.25亿只晶体管，功耗为亿只晶体管，功耗为102W102W，供电电流为，供电电流为91A91A，供电电压为，供电电压为1.12V1.12V，工

12、作频率，工作频率为为3GHz3GHz以上（网上材料汇总）。以上（网上材料汇总）。 在在3.43.4* *1010-10-10S S的工作周期内的工作周期内, ,吸吸91A 91A 电流，则充电速度电流，则充电速度最小为最小为2.6 2.6 * *10101111A/SA/S，要求，要求P/GP/G网必须占有足够大的布网必须占有足够大的布线面积。线面积。 为为1.251.25亿只晶体管供电，亿只晶体管供电，P/GP/G网必然非常复杂，必须使网必然非常复杂，必须使用顶两层粗网与低两层细网，共占用用顶两层粗网与低两层细网，共占用4 4层布线资源。层布线资源。 3GHz3GHz工作频率要求，在工作频率

13、要求，在P/GP/G网分析中，必须采用复杂的网分析中，必须采用复杂的RLCRLC等效电路模型。等效电路模型。6/5/2022EDA Lab., Tsinghua University156/5/2022EDA Lab., Tsinghua University16 102W102W的的PrescottPrescott，标称工作温度为，标称工作温度为7474度。度。 高功耗对芯片流片的热分析提出了更高更急迫的要求。高功耗对芯片流片的热分析提出了更高更急迫的要求。 高功耗需要导热性更佳的封装材料高功耗需要导热性更佳的封装材料。 多多PADPAD的的P/GP/G网对封装技术提出更高的要求。网对封装技

14、术提出更高的要求。 风冷散热已勉为其难，再说台式机的风冷散热已勉为其难，再说台式机的CPUCPU风扇噪音，已风扇噪音，已经影响使用者的工作心情。已有人提出了半导体制冷经影响使用者的工作心情。已有人提出了半导体制冷+ +液态制冷的复合散热技术。液态制冷的复合散热技术。 面对功耗越来越高的计算机（主要是面对功耗越来越高的计算机（主要是CPU+CPU+散热装置），散热装置），SUNSUN公司的科技人员就戏称，是他们的公司的科技人员就戏称，是他们的SPARCSPARC造成了北造成了北美大停电。美大停电。6/5/2022EDA Lab., Tsinghua University17半导体+风冷的复合制冷

15、装置P4-2GHz的风扇6/5/2022EDA Lab., Tsinghua University18 高功耗导致了高的工作温度。高功耗导致了高的工作温度。 高的工作温度使各种轻微物理缺陷所造成的故障显现高的工作温度使各种轻微物理缺陷所造成的故障显现出来，如桥接故障。出来，如桥接故障。 高的工作温度使连线电阻变大，使线延时增加，时延高的工作温度使连线电阻变大，使线延时增加，时延故障变得严重起来故障变得严重起来。 同时温度的提高，使漏电流增加，降低工作电压，使同时温度的提高，使漏电流增加，降低工作电压，使门延时增加，同样使时延故障变得严重起来。同时漏门延时增加，同样使时延故障变得严重起来。同时漏

16、电流增加，还会导致电流增加，还会导致P/GP/G网的失效。网的失效。6/5/2022EDA Lab., Tsinghua University19计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电系统（供电系统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点6/5/2022EDA Lab., Tsinghua University20 摩尔定律的终结来自多方面，

17、如投资、市场、设计复摩尔定律的终结来自多方面，如投资、市场、设计复杂性、材料及工艺，杂性、材料及工艺，这里主要谈论芯片功耗的作用。这里主要谈论芯片功耗的作用。 高功耗产生高温度，提高了封装成本，对摩尔定律的高功耗产生高温度，提高了封装成本，对摩尔定律的成本按比例减低方面，产生终结效应成本按比例减低方面，产生终结效应。 高功耗产生高温度，产生了许多新的故障，加大了测高功耗产生高温度，产生了许多新的故障，加大了测试试复杂度，提高了测试成本，同样会复杂度，提高了测试成本，同样会产生终结效应产生终结效应。 芯片及散热装置的高功耗，对国民经济的能源安全提芯片及散热装置的高功耗，对国民经济的能源安全提出了

18、新的要求，这出了新的要求，这反过来对反过来对摩尔定律产生终结效应。摩尔定律产生终结效应。 高的芯片功耗产生很多副面影响，而为了保证高的芯片功耗产生很多副面影响，而为了保证摩尔定摩尔定律，就要采用律，就要采用低功耗设计，这又反过来加大设计复杂低功耗设计，这又反过来加大设计复杂度，对度，对摩尔定律产生终结效应。摩尔定律产生终结效应。6/5/2022EDA Lab., Tsinghua University21计算机科学发展与摩尔定律计算机科学发展与摩尔定律集成电路功耗的组成与提高趋势集成电路功耗的组成与提高趋势高功耗对集成电路性能与可靠性的影响高功耗对集成电路性能与可靠性的影响v 供电系统（供电系

19、统（P/G）v 封装与散热装置封装与散热装置v 可靠性可靠性芯片功耗与摩尔定律的终结芯片功耗与摩尔定律的终结与芯片功耗相关的研究热点与芯片功耗相关的研究热点6/5/2022EDA Lab., Tsinghua University22漏电流产生的静态功耗估计与优化，对于便携漏电流产生的静态功耗估计与优化，对于便携设备尤其重要设备尤其重要。动态功耗方面：芯片的动态调度、门控时钟、动态功耗方面：芯片的动态调度、门控时钟、测试功耗优化。测试功耗优化。电源线电源线/ /地线网络的设计与优化。地线网络的设计与优化。芯片的热分析（国外最热的研究方向）。芯片的热分析（国外最热的研究方向）。高导热封装材料及先

20、进的封装技术。高导热封装材料及先进的封装技术。6/5/2022EDA Lab., Tsinghua University23 1999-20021999-2002，攻读博士学位期间，从事，攻读博士学位期间，从事CMOSCMOS电路动态功耗估计与优化的电路动态功耗估计与优化的研究（在中科院计算所闵应骅研究员的指导下完成）。包括平均与最大研究（在中科院计算所闵应骅研究员的指导下完成）。包括平均与最大动态功耗快速估计、测试功耗优化、最大动态功耗宏模型的建模、和多动态功耗快速估计、测试功耗优化、最大动态功耗宏模型的建模、和多输入逻辑门的低功耗展开。输入逻辑门的低功耗展开。 2002-2002-今，从事

21、博士后研究工作，具体包括两个部分。一是从事今，从事博士后研究工作，具体包括两个部分。一是从事P/GP/G网的网的分析与优化（指导一名博士，两名硕士）；二是独立开展漏电流静态功分析与优化（指导一名博士，两名硕士）；二是独立开展漏电流静态功耗的估计与优化（指导一名博士）。耗的估计与优化（指导一名博士）。 共发表共发表3232篇学术论文并申请篇学术论文并申请3 3项中国专利。其中包括项中国专利。其中包括2 2篇篇SCISCI文章（文章（中国中国科学科学与与TCADTCAD），），1818篇篇EIEI文章、文章、2 2篇篇ACMACM文章。文章。 基于基于“CMOSCMOS电路动态功耗估计与优化电路动态功耗估计与优化”，中科院计算所方面已申请到一，中科院计算所方面已申请到一项项863863项目。项目。 基于基于“漏电流静态功耗的估计与优化漏电流静态功耗的估计与优化”，已申请到博士后基金，但申请，已申请到博士后基金，但申请国家自然科学基金面上项目被拒。国家自然科学基金面上项目被拒。 基于基于“P/GP/G网的分析与优化网的分析与优化”，已申请到一项，已申请到一项IntelIntel公司资助，并与其它公司资助，并与其它院校联合申请到一项国家自然科学基金重点项目。院校联合申请到一项国家自然科学基金重点项目。6/5/2022EDA Lab., Tsinghua University24