第二章微处理器及其系统-课件.ppt

1、第二章第二章 8086/8088微处理器及其系统微处理器及其系统8086/8088最小最小/最大工作方式最大工作方式(理解理解)8086/8088在最大和最小模式下的引脚功能在最大和最小模式下的引脚功能8086/8088系统系统存储器存储器的组织和堆栈的组织和堆栈(掌握掌握)8086/8088CPU寄存器寄存器结构及其用途结构及其用途(掌握掌握)8086/8088微处理器的内部结构微处理器的内部结构 (理解理解)更多详细资料请登录更多详细资料请登录http:/ 存储器存储器I/O接口接口外外设设微型计算机组成框图微型计算机组成框图8086/8088比较：比较：8086：Intel系列的系列的1

2、6位微处理器，位微处理器，16条数据线、条数据线、20条条地址线，可寻址地址线，可寻址220=1MB的存储单元和的存储单元和64KB的的I/O空空间。可处理间。可处理8位或位或16位数据。位数据。8086工作的时钟频率为工作的时钟频率为5MHz 。8088：内部与内部与8086兼容，也是一个兼容，也是一个16位微处理器，但位微处理器，但是外部数据总线为是外部数据总线为8位，所以称为准位，所以称为准16位微处理器。体位微处理器。体系结构相似。系结构相似。 这样设计的目的这样设计的目的是与是与Intel原有的原有的8位外位外围接口芯片直接兼容。围接口芯片直接兼容。2、1 8086/8088微处理器

3、内部结构微处理器内部结构AH AL AXBH BL BXCH CL CXDH DL DX SP BP DI SI通通用用寄寄存存器器暂存寄存器暂存寄存器ALU标志标志执行部分执行部分控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP 内部暂内部暂存器存器总线总线控制控制电路电路地址加地址加法器法器AB 20位位16位位 DB8位位队列总线队列总线指令队列缓冲器指令队列缓冲器8086 数据数据总线总线16位位执行部件执行部件（EU）总线接口部件总线接口部件（BIU）8086CPU结构图结构图ALU数据总线数据总线16位位 功能：完成功能：完成CPU与存储器或与存储器或I/O设备

4、之间的数据传送设备之间的数据传送（1）、从内存取指令送到指令队列。）、从内存取指令送到指令队列。（2）、）、CPU执行指令时，配合执行指令时，配合EU从指定的内存单元或者从指定的内存单元或者外设端口中取数据，将数据传送给外设端口中取数据，将数据传送给EU，或者把，或者把EU的操作的操作结果传送到指定的内存单元或外设端口中。结果传送到指定的内存单元或外设端口中。1、总线接口部件、总线接口部件总线接口部件的组成：总线接口部件的组成：（1）、四个段地址寄存器）、四个段地址寄存器vCS：16位位代码段代码段寄存器，存放程序当前使寄存器，存放程序当前使用的代码段的段地址；用的代码段的段地址；vDS：16

5、位位数据段数据段寄存器；寄存器；vSS：16位位堆栈段堆栈段寄存器寄存器；vES：16位位附加段附加段寄存器，存放程序当前使寄存器，存放程序当前使用的附加段的段地址，通常也用来存放数用的附加段的段地址，通常也用来存放数据；据；（2）、）、16位指令指针寄存器位指令指针寄存器IP（PC）。）。（3）、）、20位的地址加法器和总线控制电路。位的地址加法器和总线控制电路。（4）、六字节的指令队列缓冲器。）、六字节的指令队列缓冲器。说明：说明：（1）、指令队列缓冲器：）、指令队列缓冲器：在执行指令的同时，将取下一在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。条指令，并放入指令队列缓冲器中。

6、CPU执行完一条指令执行完一条指令后，可以立即执行下一条指令（流水线技术）。提高后，可以立即执行下一条指令（流水线技术）。提高CPU效率。效率。（2）、地址加法器：）、地址加法器：产生产生20位地址。位地址。CPU内无论是段地内无论是段地址寄存器还是偏移量都是址寄存器还是偏移量都是16位的，通过地址加法器产生位的，通过地址加法器产生20位地址。位地址。作用：作用：从指令队列中取出指令。从指令队列中取出指令。对指令进行译码，发出相应的控制信号。对指令进行译码，发出相应的控制信号。接收由总线接口送来的数据或发送数据至接口接收由总线接口送来的数据或发送数据至接口进行算术运算。进行算术运算。执行部件的

7、组成：执行部件的组成：（1）、四个通用数据寄存器）、四个通用数据寄存器AX、BX、CX、DX（2）、指针寄存器和变址寄存器）、指针寄存器和变址寄存器SP、BP、SI、DI2、执行部件、执行部件（3）、算术逻辑单元）、算术逻辑单元ALU 完成完成8位或者位或者16位二进制算术和逻辑运算，计算偏移量。位二进制算术和逻辑运算，计算偏移量。（4）、数据暂存寄存器）、数据暂存寄存器协助协助ALU完成运算，暂存参加运算的数据。完成运算，暂存参加运算的数据。（5）、执行部件的控制电路）、执行部件的控制电路从总线接口的指令队列取出指令操作码，通过译码电路从总线接口的指令队列取出指令操作码，通过译码电路分析，发

8、出相应的控制命令，控制分析，发出相应的控制命令，控制ALU数据流向。数据流向。（6）、标志寄存器）、标志寄存器16位寄存器，其中有位寄存器，其中有7位未用。位未用。D15D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志跟跟踪踪标标志志中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结

9、果为00-结果不为结果不为0（1）、）、 8086/8088CPU执行程序的操作过程：执行程序的操作过程：A、20位地址的形成，位地址的形成，并将此地址送至程序存储器指定单元，从该单元取出指令字节，依并将此地址送至程序存储器指定单元，从该单元取出指令字节，依次放入指令队列中。次放入指令队列中。B、执行部件从总线接口的指令队列首取出指、执行部件从总线接口的指令队列首取出指令代码，执行该指令。令代码，执行该指令。（2）、取指时，每当指令队列缓冲器中存满）、取指时，每当指令队列缓冲器中存满1条指令后，条指令后，EU就立就立即开始执行。即开始执行。（3）、指令队列缓冲器中只要空出）、指令队列缓冲器中只

10、要空出2个（个（8086）或空出）或空出1个（个（8088）指令字节时，指令字节时，BIU便自动执行取指操作，直到填满为止。便自动执行取指操作，直到填满为止。（4）、当队列已满，执行部件又不使用总线时，总线接口部件进）、当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。入空闲状态。（5）、执行转移指令、调用指令、返回指令时，先清空队列内容，）、执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。再将要执行的指令放入队列中。（6）、）、8088BIU中指令队列长度为中指令队列长度为4个字节，外部数据总线为个字节，外部数据总线为8位位3、几点说明、几点说明2

11、、2 8086/8088CPU寄存器结构及其用途寄存器结构及其用途（板书）（板书）AX AH AL 累加器累加器 BX BH BL 基址寄存器基址寄存器CX CH CL 计数寄存器计数寄存器DX DH DL 数据寄存器数据寄存器 SP 堆栈指针堆栈指针 BP 基址指针基址指针 SI 源变址寄存器源变址寄存器 DI 目的变址寄存器目的变址寄存器 IP 指令指针指令指针 FLAGS 标志寄存器标志寄存器 CS 代码段寄存器代码段寄存器 DS 数据段寄存器数据段寄存器 ES 附加段寄存器附加段寄存器 SS 堆栈段寄存器堆栈段寄存器2、3 8086/8088系统存储器的组织和堆栈系统存储器的组织和堆栈

12、（板书）（板书）+段寄存器值段寄存器值偏移量偏移量物理地址物理地址16位位4位位16位位20位位存储器物理地址的计算方法存储器物理地址的计算方法 CS 0000 IP代码段代码段 DS或或ES 0000 SI、DI或或BX SS 0000 SP或或BP数据段数据段堆栈段堆栈段存储器存储器段寄存器和偏移地址寄存器组合关系段寄存器和偏移地址寄存器组合关系2、4 总线周期的概念总线周期的概念总线周期：总线周期：CPU通过总线与存储器或通过总线与存储器或I/O接口进行一次数接口进行一次数据传输所需的时间。据传输所需的时间。一个最基本的总线周期由一个最基本的总线周期由4个时钟周期组成。个时钟周期组成。T

13、状态（时钟周期）：状态（时钟周期）：CPU处理动作的最小单位。由处理动作的最小单位。由CPU主频决定。主频决定。CPU在在4个状态中的基本作用：个状态中的基本作用：1、T1状态：状态：CPU往多路复用总线上发送地址信息，以选往多路复用总线上发送地址信息，以选中所要寻址的存储单元或外设端口的地址。中所要寻址的存储单元或外设端口的地址。（A19-A0）2、T2状态：状态：从总线上撤销地址，并使总线的从总线上撤销地址，并使总线的低低16位位浮置浮置成成高阻高阻状态，为传送数据做准备。总线高状态，为传送数据做准备。总线高4位（位（A19-A16）用来输出本总线周期的状态信息）用来输出本总线周期的状态信

14、息(S6-S3)。3、T3状态：状态：多路总线的高多路总线的高4位继续提供状态信息（位继续提供状态信息（S6-S3），而低），而低16/8位上出现由位上出现由CPU写出或读入的数据写出或读入的数据（D15/D7-D0）.4、在有些情况下，由于外设或者存储器的速度较慢，不在有些情况下，由于外设或者存储器的速度较慢，不能及时地配合能及时地配合CPU传送数据。传送数据。READY=0时，时，CPU会在会在T3之后自动插入之后自动插入1个或多个个或多个TW等待状态等待状态，此时，此时CPU在在总线上的信息情况总线上的信息情况和和T3状态的信息情况一样状态的信息情况一样。当。当READY1时，时，CPU

15、自动脱离自动脱离TW状态进入状态进入T4状态。状态。5、T4状态：状态：总线周期结束总线周期结束T1T2T3TWT4总线周期总线周期2、5 8086/8088微处理器的引脚功能微处理器的引脚功能根据所连的存储器和外设规模的不同，使它们可以在根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作：两种模式下工作： 系统的最小模式：只有一系统的最小模式：只有一8086/8088CPU。系统的最大模式：有两个或两个以上的系统的最大模式：有两个或两个以上的CPU，一个为，一个为主主CPU，另一个为协，另一个为协CPU。当系统规模较大时，要求有较强的驱动能力，这样就当系统规模较大时，要求有较强的驱

16、动能力，这样就需要两个或两个以上的微处理器。其中有一个是主处需要两个或两个以上的微处理器。其中有一个是主处理器理器80868086或或80888088，其它的处理器称为协处理器，它们，其它的处理器称为协处理器，它们协助主处理器工作。协助主处理器工作。01020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14/A14AD13/A13AD12/A12AD11/A11AD10/A10AD9/A9AD8/A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC

17、（5V）AD15/A15A16/S3A17/S4A18/S5A19/S6/BHE/S7 HIGH（SSO）MN/MX/RDHOLD（/RQ/GT0） HLDA（/RQ/GT1）/WR（/LOCK）M/IO（/S2）DT/R（/S1）/DEN（/S0）ALE（QS0）/INTA（QS1）/TESTREADYRESET8086/8088（8086/8088）A15-A0：单向输出，三态单向输出，三态。（8086）D15-D0：双向，三态。双向，三态。（8088）D7-D0：双向，三态。双向，三态。复用总线、分时工作复用总线、分时工作，T1状态：输出地址信息；状态：输出地址信息；T2状状态：高阻；态

18、：高阻；T3状态：传输数据；状态：传输数据；T4状态：结束总线周状态：结束总线周期期2、地址、地址/状态总线状态总线A19/S6-A16/S3复用引脚，输出，三态。复用引脚，输出，三态。1、地址、地址/数据总线数据总线AD15-AD0分时工作，分时工作，T1状态：输出地址的高状态：输出地址的高4位信息；位信息；T2、T3、T4状态：输出状态：输出CPU的工作状态信息。的工作状态信息。当访问存储器时，当访问存储器时， T1状态时输出的状态时输出的A19-A16送到锁存送到锁存器器8282锁存，与锁存，与AD15-AD0组成组成20位的地址；而访问位的地址；而访问I/O端口时候，端口时候，A19-

19、A160S6：指示指示8086/8088当前是否与总线相连当前是否与总线相连，S6=0表示相连。表示相连。S5：表明中断允许标志表明中断允许标志IF当前的设置当前的设置。S5=0，表示，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断请求；中断是关闭的，禁止一切可屏蔽中断源的中断请求；S4、S3：指示当前使用哪个段寄存器。指示当前使用哪个段寄存器。(1)、 /S7：高高8位数据总线允许位数据总线允许/状态复用引脚。状态复用引脚。T1状态：输出状态：输出 信号，表示高信号，表示高8位数据线位数据线D15-D8上的上的数据有效。数据有效。T2T4状态时：输出状态时：输出S7状态信号。状态信号。3

20、、控制总线、控制总线 A0 总线使用情况总线使用情况 0 0 从偶地址单元开始，在从偶地址单元开始，在16位数据总线上进行字传送位数据总线上进行字传送 0 1 从奇地址单元开始，在高从奇地址单元开始，在高8位数据总线上进行字节传送位数据总线上进行字节传送 1 0 从偶地址单元开始，在低从偶地址单元开始，在低8位数据总线上进行字节传送位数据总线上进行字节传送 1 1 无效无效BHEBHEBHES7：8086中无定义，备用状态线。中无定义，备用状态线。在在8088中：此脚不是中：此脚不是 /S7，而是，而是 /HIGH在最小模式中，输出在最小模式中，输出 信号，此信号与其它信号合信号，此信号与其它

21、信号合作决定总线周期的读作决定总线周期的读/写动作。在最大模式中，恒为高写动作。在最大模式中，恒为高电平。电平。 BHE0SS0SS（2）、）、 ：读信号：读信号，三态输出，低电平有效。，三态输出，低电平有效。/RD=0，表示当前，表示当前CPU正在对存储器或正在对存储器或I/O端口进行读端口进行读操作。操作。（3）、）、 ：写信号：写信号，三态输出，低电平有效。，三态输出，低电平有效。（4）、）、 ：存储器或：存储器或IO端口访问信号端口访问信号，三态输出，三态输出。 =1，表示，表示CPU正在访问存储器；正在访问存储器；（5）、）、READY：准备就绪信号：准备就绪信号，输入，高电平有效。

22、，输入，高电平有效。READY=1，表示，表示CPU访问的存储器或访问的存储器或I/O端口已准备端口已准备好传送数据。好传送数据。若若CPU在总线周期在总线周期T3状态检测到状态检测到READY=0，表示未准备好，表示未准备好，CPU自动插入一个或多个自动插入一个或多个等待状态等待状态TW，直到，直到READY=1为止。为止。RDWR/M IO和中断有关的引脚和中断有关的引脚INTR可屏蔽中断请求信号可屏蔽中断请求信号输入，高电平有效。输入，高电平有效。当当INTR=1，表示外，表示外设向设向CPU发出中断请发出中断请求求若此时，若此时，IF=1，CPU响应中断响应中断中断响应信号中断响应信号

23、输出。输出。表示表示CPU响应响应了外设发来的了外设发来的中断请求信号中断请求信号INTR。NMI不可屏蔽中断请求不可屏蔽中断请求信号信号输入，上升沿输入，上升沿触发。触发。一旦该信号一旦该信号有效，则执行完当有效，则执行完当前指令后立即响应前指令后立即响应中断。中断。该请求信号不受该请求信号不受IF状态的影响，也不状态的影响，也不能用软件屏蔽，能用软件屏蔽，INTA（9）、）、 ：等待测试信号，输入，低电平有效。用等待测试信号，输入，低电平有效。用于多处理器系统且在执行于多处理器系统且在执行WAIT指令时才使用。当指令时才使用。当CPU执行执行WAIT指令时，指令时，每隔每隔5个时钟周期对个

24、时钟周期对 进行一次进行一次测试，测试，若若 =1，继续等待，直到，继续等待，直到 =0。（10）、）、RESET：复位信号：复位信号，输入，高电平有效。，输入，高电平有效。RESET信号至少要保持信号至少要保持4个时钟周期。个时钟周期。复位时：标志寄复位时：标志寄存器、存器、IP、DS、SS、ES为为0，CS=FFFFH，复位后，复位后CPU从从FFFF0H处开始处开始 执行。执行。（11）、）、ALE：地址锁存允许信号：地址锁存允许信号，输出，高电平有效。，输出，高电平有效。用来锁存地址信号用来锁存地址信号A15-A0，分时使用，分时使用AD15-AD0地址地址/数据总线。数据总线。TES

25、TTESTTESTTEST（12）、）、 ：数据发送数据发送/接收控制信号接收控制信号，三态输出。，三态输出。此信号控制数据总线上的收发器此信号控制数据总线上的收发器8286的数据传送方向，的数据传送方向， =1,发送数据发送数据-写操作；写操作； =0，接收数据，接收数据-读读操作。操作。（13）、）、 ：数据允许信号数据允许信号，三态输出，低电平有效。，三态输出，低电平有效。作为数据总线上收发器作为数据总线上收发器8286的选通信号。的选通信号。（14）、）、HOLD：总线请求信号总线请求信号，输入，高电平有效。当，输入，高电平有效。当系统中系统中CPU之外的另一个控制器要求使用总线时，通

26、过它之外的另一个控制器要求使用总线时，通过它向向CPU发一高电平的请求信号。发一高电平的请求信号。（15）、）、HLDA：总线请求响应信号总线请求响应信号，输出，高电平有效。，输出，高电平有效。当当HLDA有效时，表示有效时，表示CPU对其它控制器的总线请求作出对其它控制器的总线请求作出响应，与此同时，所有与三总线相接的响应，与此同时，所有与三总线相接的CPU的线脚呈现高的线脚呈现高阻抗状态，从而让出总线。阻抗状态，从而让出总线。/DT R/DT R/DT RDEN（16）、）、 ：工作模式选择信号：工作模式选择信号，输入。，输入。 =1，表示，表示CPU工作在最小模式系统；工作在最小模式系统

27、； =0，表示，表示CPU工作在最大模式系统。工作在最大模式系统。（17）、）、CLK：主时钟信号：主时钟信号，输入。，输入。8086/8088的时的时钟频率为钟频率为5MHZ。4、电源线和地线、电源线和地线8086/8088采用单采用单+5V，1、20引脚为地线。引脚为地线。40引脚为引脚为电源电源/MN MX/MN MX/MN MX（1）QS1、QS0指令队列状态信号，输出。指令队列状态信号，输出。 提供了本总线周期的前一个时钟周期中指令队列的状提供了本总线周期的前一个时钟周期中指令队列的状态，以便于外部对态，以便于外部对8086/8088内部指令队列的动作跟踪内部指令队列的动作跟踪 QS

28、1 QS0 含义含义 0 0 无操作无操作 0 1 从指令队列的第一个字节中取走代码从指令队列的第一个字节中取走代码 1 0 队列为空队列为空 1 1 除第一个字节外，还取走了后续字节中的代码除第一个字节外，还取走了后续字节中的代码5、最大模式下的有关引脚、最大模式下的有关引脚（2）/S2、/S1、/S0：总线周期状态信号，三态输出。：总线周期状态信号，三态输出。 /S2、/S1、/S0状态信号的编码状态信号的编码 /S2 /S1 /S0 操作过程操作过程 产生信号产生信号 0 0 0 发中断响应信号发中断响应信号 /INTA 0 0 1 读读I/O端口端口 IORC 0 1 0 写写I/O端

29、口端口 IOWC 0 1 1 暂停暂停 无无 1 0 0 取指令取指令 /MRDC 1 0 1 读存储器读存储器 /MRDC 1 1 0 写存储器写存储器 /MWTC 1 1 1 无作用无作用 无无（3）、）、 、 ：总线请求信号（输入）：总线请求信号（输入）/总线总线请求允许信号（输出），请求允许信号（输出），双向，低电平有效。供双向，低电平有效。供CPU以外以外的的2个处理器用来发出使用总线的请求信号和接收个处理器用来发出使用总线的请求信号和接收CPU对对总线请求信号的回答信号。总线请求信号的回答信号。（4）、）、 ：总线封锁信号：总线封锁信号，三态输出，低电平有效。，三态输出，低电平有效

30、。 =0，CPU不允许其它控制器占用总线。不允许其它控制器占用总线。2、5 8086/8088系统的最小系统的最小/最大工作方式典型系最大工作方式典型系统结构统结构 课本课本p62 图图3.7，p65 图图3.8/1RQ GT/1RQ GTLOCKLOCK1、设堆栈段寄存器（、设堆栈段寄存器（SS）3E4BH，程序中设置堆栈长，程序中设置堆栈长度为度为200个字节。试计算出堆栈底部字单元物理地址，个字节。试计算出堆栈底部字单元物理地址，堆栈指针堆栈指针SP初始值（即堆栈中没有数据时）和初始值（即堆栈中没有数据时）和SP 初始初始值指向的物理地址。值指向的物理地址。2、 在在IBM PC微机上，

31、分别进行下列微机上，分别进行下列8位二进制数的运位二进制数的运算后，标志寄存器中算后，标志寄存器中OF，ZF，SF，CF的值各是多少？的值各是多少？ 10101011+01010101 11011010+11101101 01010101-00111110 10110011-01100010习习 题题3、设某用户程序（、设某用户程序（SP）30H，（，（AX）=1234H,（DS）=5678H。如现有两条进栈指令：。如现有两条进栈指令： PUSH AX PUSH DS 试问两条指令执行后，下图中各单元的数据是多少？试问两条指令执行后，下图中各单元的数据是多少？（SP）？）？.（SP）地地址址增增加加方方向向