微机原理与接口技术课件5.ppt

1、Cache存储系统存储系统 解决速度问题解决速度问题虚拟存储系统虚拟存储系统 解决容量问题解决容量问题高速缓冲存储器高速缓冲存储器主存储器主存储器主存储器主存储器磁盘存储器磁盘存储器寄存器堆寄存器堆高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存储器快慢小大容量速度CPU内核内核随机存取存储器（随机存取存储器（RAM）Random Access Memory只读存储器（只读存储器（ROM）Read Only Memory静态存储器（静态存储器（SRAM）Static RAM动态存储器（动态存储器（DRAM）Dynamic RAM掩模掩模ROM一次性可写一次性可写RO

2、MEPROMEEPROM6264D7-D0A12-A0OEWECS1CS2D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地址信号D0D7 存储器存储器芯片芯片译译码码器器低位地址高位地址全部地址片选信号A19A18A17A16A15A14A13&1#CS1A12A0D7D0高位地址线全部参加译码6264A12-A0D7-D0#OE#WEA19A17A16A15A14A13&1到6264CS1 Y0# G1 Y1#G2A Y2#G2B Y3#Y4#A Y5#B Y6#C Y7#片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS138逻辑图：74L

3、S138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C)11111111X X X 其 他 值011111111 1 1 1 0 0101111111 1 0 1 0 0110111111 0 1 1 0 0111011111 0 0 1 0 0111101110 1 1 1 0 0111110110 1 0 1 0 0111111010 0 1 1 0 0111111100 0 0 1 0 0Y7Y6Y5Y4Y3Y2Y1Y0C B AG1 G2A G2BD0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D

4、7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下图中A18不参与译码，故6264的地址范围为：6264行地址10001 0 0 0列地址WE=0 数据写入数据写入WE=1 数据读出数据读出WE：写允许信号写允许信号位扩展位扩展扩展每个存储单元的位数扩展每个存储单元的位数字扩展字扩展扩展存储单元的个数扩展存储单元的个数字位扩展字位扩展二者的综合二者的综合用多片存储芯片构成一个需要的内存空间，用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。一时刻仅有一片（或一组）被选中。字节

5、数字节数字长字长LS138A8A192164A2164A2164ADBABD0D1D7A0A7译码输出读写信号A0A19D0D7A0A7A0A7 注意：以上的例子中所需的地址线数并未从系统整体上考虑。在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的低位地址线(即片内地址线)外，剩余的高位地址线一般都要用于片选译码。BANK1奇数地址BANK0偶数地址D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号和读写控制如何产生？如何产生？如何连接？如何连接？D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7

6、-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接方方法法MEMW#信号同时有效，但只有一个存储体被选中信号同时有效，但只有一个存储体被选中读16位数据时每个体被选中几次？D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#

7、G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11每个存储体用不同的读控制信号每个存储体用不同的读控制信号读16位数据时每个体被选中几次？掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROM（紫外线擦除）紫外线擦除）EEPROM（电擦除）电擦除）数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入的特点：编程写入的特点：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据工作方式工作方式字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写

8、入：每一次自动页写入：每一次BUSY正脉写正脉写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片数据读出数据读出编程写入编程写入 擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起DBCPUCache控制部件CacheRAMAB送主存地址检索(用主存地址作为关键字,查找CAM)前提：每次访问的主存地址都保留在CAM内。CAMContent Acce

9、ss Memory命中则发出读 Cache命令, 从Cache取数据不命中则发出读RAM命令, 从RAM取数据写操作写操作读操作读操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式CPUCache主主 存存CPUCache主主 存存更新写入CPUCache主主 存存CPUCPU对对主存主存的的所有数据请求所有数据请求都都首先首先送到送到CacheCache，在在CacheCache中查找。中查找。若若命中命中，则，则切切断断CPUCPU对对主存主存的的请求请求，并将，并将数据数据送出；送出；如如果果不不命中命中，则将，则将数据请求数据请求传给传给主存主存。CPUCache主主 存存3）PC机中的机中的CACHE一般有两级CACHE（有的具有三级）L1 CACHEL2 CACHE 新型CPU一般将这两级CACHE都做在CPU内核中。而且运行速度与CPU内核相同，使CPU的整体性能有了极大的提高。指令Cache和数据Cache各种CPU的Cache配置见教材p229表5-5。00000H9FFFFHBFFFFHFFFFFHRAM区 640KB保留区 128KBROM区 256KB