数字电路与逻辑设计-第3章课件.ppt

1、第3章 组合逻辑电路 了解小规模集成器件的组合逻辑电了解小规模集成器件的组合逻辑电路分析和设计的方法。路分析和设计的方法。 掌握中规模集成器件掌握中规模集成器件:译码器、数据译码器、数据选择器选择器等的逻辑功能及控制管脚的等的逻辑功能及控制管脚的意义。意义。 理解上述中规模集成器件的逻辑表理解上述中规模集成器件的逻辑表达式。达式。第第 3 章章 组合逻辑电路组合逻辑电路 第3章 组合逻辑电路 了解各种集成器件功能扩展的方法及管了解各种集成器件功能扩展的方法及管脚连线。脚连线。熟练掌握采用中规模集成器件实现组合熟练掌握采用中规模集成器件实现组合逻辑函数的分析和设计方法。逻辑函数的分析和设计方法。

2、第3章 组合逻辑电路 组合逻辑电路：任何时候的输出仅组合逻辑电路：任何时候的输出仅仅取决于仅取决于该时刻该时刻的输入，而与电路原来的的输入，而与电路原来的状态没有任何关系。输出状态随着输入信状态没有任何关系。输出状态随着输入信号的改变而改变。号的改变而改变。第3章 组合逻辑电路 3.1小规模小规模组合逻辑电路的分析组合逻辑电路的分析 分析过程一般按下列步骤进行：分析过程一般按下列步骤进行： 根据给定的逻辑电路，从输入端开始，根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。逐级推导出输出端的逻辑函数表达式。 根据输出函数表达式列出真值表。根据输出函数表达式列出真值表。 确定电

3、路的逻辑功能。确定电路的逻辑功能。 第3章 组合逻辑电路 【例3-1】分析图所示电路，指分析图所示电路，指出该电路出该电路的逻辑功能。的逻辑功能。 1&11AiBiCiSiCi+1(a)SiCi+1AiBiCi(b)1第3章 组合逻辑电路 解：解： 写出函数表达式。写出函数表达式。 iiiiiiiiiiBACBACCBAS)(1第3章 组合逻辑电路 Ai Bi CiCi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01 01 1 列真值表列真值表。(Ai+Bi+Ci)第3章 组合逻辑电路 半加器真值表 Ai BiCi

4、+1 Si0 00 11 01 10 00 10 11 0半加器 &AiBiSiCi+11第3章 组合逻辑电路 Ai Bi DiDi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 11 11 00 10 00 01 1一位全减器真值表一位全减器真值表(A-B-D)第3章 组合逻辑电路 3.2 小规模组合逻辑电路的设计小规模组合逻辑电路的设计 逻辑抽象。确定输入、逻辑抽象。确定输入、 输出变量；然输出变量；然后确定输入、输出变量中后确定输入、输出变量中0、1 的具体含义；的具体含义；最后根据输出与输入之间的逻辑关系列出最后根据输出与输入之间的逻

5、辑关系列出真值表。真值表。 根据真值表写出根据真值表写出K图。每个输出变量分图。每个输出变量分别与一个别与一个K图相对应。图相对应。第3章 组合逻辑电路 将卡洛图化简，得到将卡洛图化简，得到最简逻辑函数表达式。最简逻辑函数表达式。 根据逻辑函数表达式及选用的逻辑器件根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。画出逻辑电路图。第3章 组合逻辑电路 【例】用门电路设计一个将【例】用门电路设计一个将8421 BCD码转码转换为余换为余3码的变换电路。码的变换电路。 解：解： 分析题意，分析题意， 列真值表和卡诺图。列真值表和卡诺图。 第3章 组合逻辑电路 A B C DE3 E2 E1 E00

6、 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 第3章 组合逻辑电路 第3章 组合逻辑电路 写出输出函数表达式。写出输出函数表达式。DEDCDCCDDCEDCBDCBDCBDBCBDCBEBDBCABDBCAE0123)()()(第3章 组合逻辑电路 画逻辑电路。画逻辑电路。1&11

7、&11E3E2E1E0ABCD第3章 组合逻辑电路 【例】设计一个一位全减器。 列真值表 全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位n；有两个输出变量：本位差Dn、本位向高位的借位C n+1减器真值表 An Bn CnCn+1 Dn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 11 11 00 10 00 0 1 1第3章 组合逻辑电路 全减器框图及K图 (a) 框图; (b) Cn+1； (c) Dn 第3章 组合逻辑电路 选器件。 写逻辑函数式。 首先画出Cn+1和Dn的K图，然后根据选用的三种器件将Cn+1、Dn分别化简为相应

8、的函数式。第3章 组合逻辑电路 nnnnnnnnnnnnnnnnnnnnBACACBCCBACBACBACBAD1当用异或门实现电路时，写出相应的函数式为 nnnnnnnnnnnnnnnnnnnnnnnCBCBACBCBACBCBACBACCBAD)()(1其中 为Dn和Cn+1的公共项。 )(nnCB 第3章 组合逻辑电路 画出逻辑电路。 图 全减器逻辑图 第3章 组合逻辑电路 3.3 常用常用MSI组合逻辑器件及应用组合逻辑器件及应用 3.3.1 编码器编码器 将不同输入信号用二进制代码来表将不同输入信号用二进制代码来表示的过程称为编码。示的过程称为编码。 实现编码操作的电实现编码操作的电

9、路就是编码器。路就是编码器。优先编码器允许多个输入信号同时有优先编码器允许多个输入信号同时有效，但它只对优先级别最高的有效输入信效，但它只对优先级别最高的有效输入信号编码，对级别较低的输入信号编码，对级别较低的输入信号不予理睬。号不予理睬。常用的常用的MSI优先编码器为优先编码器为74148。 第3章 组合逻辑电路 第3章 组合逻辑电路 74HC148的功能表 输入低电平有效，低电平为有效信号；输出低输入低电平有效，低电平为有效信号；输出低电有效，反码输出。电有效，反码输出。第3章 组合逻辑电路 74HC149-八线八线-八线优先权编码器。八线优先权编码器。第3章 组合逻辑电路 不带编码器和译

10、码器的MCU应用电路第3章 组合逻辑电路 带编码器的MCU应用电路000通过MCU键盘中断功能读取编码，然后查表执行相应按键服务程序第3章 组合逻辑电路 3.3.2 译码器译码器 将二进制代码转换成不同的输出信号将二进制代码转换成不同的输出信号的过程称为译码。的过程称为译码。常用的常用的MSI译码器为译码器为74HC138(38Line Decoder)。第3章 组合逻辑电路 第3章 组合逻辑电路 输出低电有效，低电平为有效输出。输出低电有效，低电平为有效输出。第3章 组合逻辑电路 38译码器功能波形图 ABC第3章 组合逻辑电路 带译码器的MCU应用电路000放大电路驱动负载工作。第3章 组

11、合逻辑电路 如果用如果用 表示表示i端的输出，端的输出，38译码器出函数译码器出函数 iY)70( iMmYiii 可见，当使能端有效时，可见，当使能端有效时，每个输出每个输出端函数正好等于其对应输入变量端函数正好等于其对应输入变量(地址输地址输入端入端)最小项的非或最大项。最小项的非或最大项。 第3章 组合逻辑电路 例 用一片用一片38译码器实现函数：译码器实现函数： )7 , 6 , 5 , 3 , 2 , 1 ()7 , 4 , 0(21mFmF 解：令函数的输入变量解：令函数的输入变量ABC=A2A1A0，然后将然后将F1、F2变换为译码器输出的形式：变换为译码器输出的形式： 4040

12、27407407407401.)4 , 0(.YYMMFYYYmmmmmmmmmF第3章 组合逻辑电路 38译码器 E1 E2A E2BA1A2A0Y0Y7Y6Y5Y4Y3Y2Y11A BC&F1F20 0 001111 0 011011 1 110110 0 11110第3章 组合逻辑电路 2. 显示译码器显示译码器 显示译码器是用来驱动数码管显示数显示译码器是用来驱动数码管显示数字或字符的字或字符的MSI部件。部件。 B C D 七 段 译 码 器 可 以 将 输 入 的七 段 译 码 器 可 以 将 输 入 的8421BCD码，转换为不同的码，转换为不同的7段代码。段代码。数数码管码管7

13、个输入极个输入极ag由相应由相应的七段代码来驱的七段代码来驱动。这样可以将动。这样可以将BCD码以十进制数显示出码以十进制数显示出来。来。第3章 组合逻辑电路 数字显示译码器与数码管数字显示译码器与数码管 abcdefgagb c d e f(a)BCD七段译码器DCBADCBAagbcdfeUCCRL7(b)UCCGNDGND第3章 组合逻辑电路 LEDLED数码管的结构数码管的结构八段八段LEDLED数码管数码管段代码编码表段代码编码表( (连线不同可有多种表连线不同可有多种表):):公共阳极公共阳极h g f e d c b ah g f e d c b aa ab bc cd dg g

14、e ef fh h公共阴极公共阴极h g f e d c b ah g f e d c b aa ab bc cd dg ge ef fh hh g f ah g f a高电平点亮高电平点亮低电平点亮低电平点亮接高电平接高电平接地接地字形字形0123456789黑黑共阳共阳0C00F90A40B09992820F880900FF共阴共阴3F065B4F666D7D077F6F00第3章 组合逻辑电路 第3章 组合逻辑电路 4.3.3 数据选择器数据选择器(Data selector/multiplexer) 数据选择器数据选择器在地址输入代码的控制下，在地址输入代码的控制下，将该地址对应的某将

15、该地址对应的某路数据输出路数据输出。8选1MUXYA0A2D1D0D3D2D5D4D7D6EA18选1MUX逻辑符号 第3章 组合逻辑电路 第3章 组合逻辑电路 数据选择器在多路数据采集系统中的应用1100100101111第3章 组合逻辑电路 FreeScale 68HC系列单片机ADC10逻辑图时钟源的选择端口的选择第3章 组合逻辑电路 151的逻辑表达式的逻辑表达式A2A1A00100 01 11 10D0D2D6D4D1D3D7D521002101210221032104210521062107210nijjjYA A A DA AA DA A A DA AA DA A A DA AA

16、 DA A A DA AA Dm Dmi是地址输入代码所对应的最小项，称地址最小项。是地址输入代码所对应的最小项，称地址最小项。 151的卡洛图的卡洛图第3章 组合逻辑电路 例：例： 分析下列电路，写出该电路的逻辑表达式，分析下列电路，写出该电路的逻辑表达式，列出真值表，说明该电路的逻辑功能列出真值表，说明该电路的逻辑功能第3章 组合逻辑电路 DABCDCABCDBADCBABCDADCBADCBADCBAFDDDDDDDDABC0100111001第3章 组合逻辑电路 ABCDF000000001100101001100100101010011000111110001100101010010

17、11111000110111110111110输入组合中1个数为奇数输出1，偶数输出0，该电路是奇偶校验电路第3章 组合逻辑电路 计算机异步通信的常用数据格式110101111100011 0第3章 组合逻辑电路 3.3.4 数值比较器数值比较器(comparator) 用来比较两个二进制数字的大小的用来比较两个二进制数字的大小的MSI器件。器件。 级联输入端比较结果输出端第3章 组合逻辑电路 2. 比较器的级联比较器的级联 比较两个七位二进制数的大小电路比较两个七位二进制数的大小电路 1A0B0A1B1A2B2A3B3A0B0A1B1A2B2A3B3A4B4A5B5A6B6A0B0A1B1A

18、2B2A3B3PABPABPABPABPABPABABABAB = = 第3章 组合逻辑电路 4.3.5 加法器加法器(adder) 用来实现两个多位二进制数的加用来实现两个多位二进制数的加法或减法运算。法或减法运算。第3章 组合逻辑电路 两片加法器的级联以实现八位二进两片加法器的级联以实现八位二进制数加法。制数加法。 A7 A6 A5A4 B7 B6 B5 B4A3 A2A1A0 B3 B2 B1 B0第3章 组合逻辑电路 例试采用四位加法器完成余例试采用四位加法器完成余3码到码到8421 BCD码的转换。码的转换。 第3章 组合逻辑电路 1. 对于含有地址输入端的对于含有地址输入端的MSI

19、器件级联器件级联实现功能扩展。往往将高位地址作为实现功能扩展。往往将高位地址作为控制信号，而每片的地址输入相同。控制信号，而每片的地址输入相同。2. 对于多片比较器和全加器的级联，将对于多片比较器和全加器的级联，将低位输出连接高位级联输入。从而进低位输出连接高位级联输入。从而进行多位二进制数的比较、求和。行多位二进制数的比较、求和。第3章 组合逻辑电路 3.4 中规模集成器件实现组合逻辑函数的中规模集成器件实现组合逻辑函数的分析和设计分析和设计 1 采用数据选择器和附加逻辑门实现单输采用数据选择器和附加逻辑门实现单输出函数。出函数。2 采用译码器和附加逻辑门实现多输出逻采用译码器和附加逻辑门实

20、现多输出逻辑函数。辑函数。3 采用全加器实现输入信号的加减。采用全加器实现输入信号的加减。第3章 组合逻辑电路 1 采用数据选择器实现单输出函数采用数据选择器实现单输出函数对于对于n个地址输入端的个地址输入端的MUX，其表达式为，其表达式为 120njjjDmY 而任何一个具而任何一个具有有l个输入变量的逻辑函数都个输入变量的逻辑函数都可以用最小项之和来表示：可以用最小项之和来表示： (0,21)liFmi试问：当满足什么条件时，下式成立？试问：当满足什么条件时，下式成立？YF 第3章 组合逻辑电路 1) ln的情况的情况将函数的输入变量将函数的输入变量A、B、C、依次依次接到接到MUX的地址

21、输入端的地址输入端（AnA0），逻辑），逻辑函数最小项与函数最小项与MUX地址最小项等价。地址最小项等价。最最小项所对应的数据输入端为小项所对应的数据输入端为1，其余为，其余为0。第3章 组合逻辑电路 【例 】 试用试用8选选1MUX实现逻辑函数：实现逻辑函数： CBABAF解：解：)7 , 5 , 4 , 3 , 2 , 1 (),(mCBAF采用采用8选选1 MUXA2= A ， A1= B ， A0= C ，D1=D2=D3=D4=D5=D7=1，D0=D6=0。120njjjDmYYF 第3章 组合逻辑电路 采用数据选择器实现单输出函数，也可以通过卡采用数据选择器实现单输出函数，也可以

22、通过卡洛图等价实现。洛图等价实现。A2=A A1=B A0=CD1=D2=D3=D4=D5=D7=1，D0=D6=0。第3章 组合逻辑电路 8选1MUXYA0A2D1D0D3D2D5D4D7D6A1FABC1。EFABAB 思考：如何用思考：如何用151实现实现 ？A0=B,A1=A,A2=0D0=D3=D4=D5=D6=D7=0，D1=D2=1。第3章 组合逻辑电路 2) ln的情况的情况 如果从如果从l个输入变量中选择个输入变量中选择n个直接作个直接作为为MUX的地址输入，那么多余的的地址输入，那么多余的(l-n)个个变量就只能链接到变量就只能链接到MUX的数据输入端。的数据输入端。即即D

23、i是多余输入变量的函数简称是多余输入变量的函数简称余函数余函数。确定余函数确定余函数Di可以采用可以采用降维卡洛图法降维卡洛图法。 第3章 组合逻辑电路 n变量的逻辑函数，可以用变量的逻辑函数，可以用n维维K图图表示（其中变量数成为该表示（其中变量数成为该K图的图的维数维数）。）。如果把某些变量作为函数结果，则会减如果把某些变量作为函数结果，则会减小卡洛图的维数。这种小卡洛图的维数。这种K图称为图称为降维降维K图图。降维。降维K图内小方格中的那些变量称图内小方格中的那些变量称为为记图变量记图变量。降维后，小方格数目比降降维后，小方格数目比降维前少一半。但降维前后维前少一半。但降维前后K图是等价

24、的。图是等价的。第3章 组合逻辑电路 降维实质是两格合并成一格降维实质是两格合并成一格，但仍是，但仍是等价的。等价的。原来两个方格的取值和记图变量原来两个方格的取值和记图变量取值共同决定降维卡诺图对应方格的取值。取值共同决定降维卡诺图对应方格的取值。第3章 组合逻辑电路 将记图变量的原变量与反变量分别与将记图变量的原变量与反变量分别与降维前降维前K图中所对应的小方格中的值图中所对应的小方格中的值相与相与得到两个与项。在将这两个与项得到两个与项。在将这两个与项相或相或再填再填入降维后对应的小方格中，就得到降维入降维后对应的小方格中，就得到降维K图。图。如果函数的降维如果函数的降维K图的维数与数据

25、选图的维数与数据选择器的地址数相同，根据择器的地址数相同，根据K图等价方法也图等价方法也可以确定余函数。可以确定余函数。第3章 组合逻辑电路 例 试用试用8选选1MUX实现逻辑函数：实现逻辑函数： )14,13,912, 7 , 5 , 4 , 0(),(mDCBAF解：将解：将D作为记图变量。作为记图变量。 第3章 组合逻辑电路 DDDD1100 D0=D7= , D1=D5 =0, D2=D6=1, D3=D4=D D选择选择A2A1A0=ABC第3章 组合逻辑电路 8选1MUXYA0A2D1D0D3D2D5D4D7D6A1FABCED11第3章 组合逻辑电路 思考：如将思考：如将A作为记

26、图变量作为记图变量,结果应该怎样？结果应该怎样？100AA1AAA0011AAAAA00AA11第3章 组合逻辑电路 例 试用试用4选选1MUX实现三变量函数：实现三变量函数： CBABCACBACBAF 解 ：解 ： 首 先 选 择 地 址 输 入 ， 令首 先 选 择 地 址 输 入 ， 令A1A0=AB，则多余输入变量为，则多余输入变量为C。 将将C作为记图变量。求降维作为记图变量。求降维K图。图。 第3章 组合逻辑电路 1ABC000111100100111001AB0101CC0(a)(b)D0A1A00101D2D1D3(c)FFY第3章 组合逻辑电路 将将F与与Y对照，确定余函数

27、。对照，确定余函数。 0, 13210DCDCDD4选1MUXYA0A1D1D0D3D2EFABC11第3章 组合逻辑电路 1 指定用降维法，选用一片指定用降维法，选用一片8选一选一数据选择器和必要的门电路实现逻辑数据选择器和必要的门电路实现逻辑函数函数F，画出逻辑图，画出逻辑图，A为记图变量。为记图变量。CDBABAF课后练习：课后练习：第3章 组合逻辑电路 11AAAAAAA1A1AAAA D0=D2=D4= A , D1=D3 =D5 = , D6=D7=1 A选择选择A2A1A0=CDB第3章 组合逻辑电路 第3章 组合逻辑电路 2 用一片八选一数据选择器和最少的门电路设用一片八选一数

28、据选择器和最少的门电路设计实现一个多功能电路。功能如图所示。（选计实现一个多功能电路。功能如图所示。（选A为记图变量）为记图变量）第3章 组合逻辑电路 A1A0A01AA2=M1 A1=M2 A0=BD0=D2= , D3=D5=A,D1=D7=1，D4=D6=0。A第3章 组合逻辑电路 3 分析图示电路，写出电路输出分析图示电路，写出电路输出H和和G的的逻辑函数表达式，列出真值表，并说明电路逻辑函数表达式，列出真值表，并说明电路的逻辑功能。的逻辑功能。第3章 组合逻辑电路 356735673567124712471247. . .GY Y Y Ym m m mmmmmHY Y Y Ym m

29、m mmmmm第3章 组合逻辑电路 8选1MUXYA0A2D1D0D3D2D5D4D7D6A1FABCED114. 8选一的逻辑表达式是什么？根据下选一的逻辑表达式是什么？根据下列电路写出该电路的逻辑表达式，并化列电路写出该电路的逻辑表达式，并化简为最简与或式。简为最简与或式。第3章 组合逻辑电路 DDDDABC0100 01 11 10DDDDABC0100 01 11 1000110011210nijjjYm D0101FABCDABCABCABCDABCDABCABCABCD FACDABDACDABD第3章 组合逻辑电路 5 用用38译码器译码器74LS138和与非门实现下列函数，并和

30、与非门实现下列函数，并画出逻辑图和输出波形。画出逻辑图和输出波形。mFABCCBABAF)5 , 4 , 1 , 0(211(2,4,5,7)mF 第3章 组合逻辑电路 第3章 组合逻辑电路 课后练习：课后练习：例例31-14，10，12题除外。题除外。第3章 组合逻辑电路 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险 1. 竞争与冒险竞争与冒险 在组合电路中，某一变量经不同途径传输后，到达电路在组合电路中，某一变量经不同途径传输后，到达电路中某一会合点的时间有先有后中某一会合点的时间有先有后，这种现象称为竞争，这种现象称为竞争。 由于由于竞争而使电路输出发生瞬时错误的现象称为冒险。竞

31、争而使电路输出发生瞬时错误的现象称为冒险。例如， 图4-38(a)所示电路，其输出函数为F=AB+AC。当B=C=1时， 应有F=A+A=1，即不管A如何变化，输出F恒为高。而实际上由于门电路有延迟，当A由高变低时，在输出波形上出现了一个负脉冲， 如图4 - 38(b)所示。 第3章 组合逻辑电路 图 4 38 竞争与冒险现象示例1 &BACF(a)(b)AAABACFtpd1第3章 组合逻辑电路 这就是由竞争所造成的错误输出，这种宽度很窄的脉冲， 人们形象地称其为毛刺(图中波形忽略了信号的前后沿，并假定各门的延迟时间均为tpd)。这种负向毛刺也称为0型型冒险冒险； 反之，若出现正向毛刺称1型

32、冒险型冒险。 又如图4-39所示情况，加到同一门电路的两输入信号同时向相反方向变化，由于过渡过程不同也会出现竞争，也有可能在输出端出现毛刺(图中未考虑门的延迟时间)。这种由于多个输入变量同时变化引起的冒险称为功能冒险。 第3章 组合逻辑电路 图 4 39 竞争与冒险现象示例2第3章 组合逻辑电路 竞争是经常发生的，但不一定都会产生毛刺。如图4 - 38(b)中A由0变1时也有竞争，却未产生毛刺，所以竞争不一定造成危害。但一旦出现了毛刺，若下级负载对毛刺敏感，则毛刺将使负载电路发生误动作。 第3章 组合逻辑电路 2. 竞争与冒险的识别竞争与冒险的识别 代数法。当函数表达式在一定条件下可以简化成F

33、=X+X， 或F=XX的形式时，X的变化可能引起冒险现象。 K图法。如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。如图4-40所示电路，其K图示于图4 - 40(a)，该图上两卡诺圈相切，当输入变量ABC由111变为011时，FACABAA第3章 组合逻辑电路 实验法。两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断。因而发现冒险现象最有效的方法是实验。 利用示波器仔细观察在输入信号各种变化情况下的输出信号， 发现毛刺则分析原因并加以消除，这是经常采用的办法。 图 4 40 用K图识别和消除逻辑冒险 ABC00011110011111(a)ABC00011110

34、011111(b)BC第3章 组合逻辑电路 3. 冒险现象的消除冒险现象的消除 当电路中存在冒险现象时，必须设法消除它，否则会导致错误结果。消除冒险现象通常有如下方法： 加滤波电路， 消除毛刺的影响。毛刺很窄，其宽度可以和门的传输时间相比拟，因此常在输出端并联滤波电容C，或在本级输出端与下级输入端之间，串接一个如图4 - 41所示的积分电路来消除其影响。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 第3章 组合逻辑电路 图 4 41 加滤波电路排除冒险 (a)RCU0(b)U1U0第3章 组合逻辑电路 加选通信号，避开毛刺。毛刺仅发生在输入信号变化的瞬间，因此在这

35、段时间内先将门封住，待电路进入稳态后， 再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。例如，像图4-42所示的那样，在组合电路中的输出门的一个输入端，加入一个选通信号， 即可有效地消除任何冒险现象的影响。如图4-42所示电路中，尽管可能有冒险发生，但是输出端却不会反映出来，因为当险象发生时，选通信号的低电平将输出门封锁了。 第3章 组合逻辑电路 图 4 42 避开冒险的一种方法 &BACF选通脉冲1第3章 组合逻辑电路 增加冗余项消除逻辑冒险。例如，对于图4 - 40所示电路，只要在其K图上两卡诺圈相切处加一个卡诺圈(示于图4 - 40(b)就可消除逻辑冒险。这样，函数表达式变为 BCCAABF即增加了一个冗余项。冗余项是简化函数时应舍弃的多余项， 但为了电路工作可靠又需加上它。可见，最简化设计不一定都是最佳的。 以上三种方法各有特点。增加冗余项适用范围有限；加滤波电容是实验调试阶段常采取的应急措施；加选通脉冲则是行之有效的方法。目前许多MSI器件都备有使能(选通控制)端， 为加选通信号消除毛刺提供了方便。