电子技术基础(数字部分-第五版-康华光)华中科大-课件TTL解析.ppt

1、1 、逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介1.CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低

2、功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出

3、的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIL(min)输出低电平的上限值输出低电平的上限值 VOH(max)输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声

4、电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力示门电路的抗干扰能力 1 驱动驱动门门 vo 1 负载门负载门 vI 噪声噪声 类型类型参数

5、参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 4. 4. 功耗功耗静态功耗：指的是当

6、电路没有状态转换时的功耗，即门电路空载时静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5. 5. 延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标. .延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，动态功耗：指的是电路在输出状态转换时的功耗，对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电

7、路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。个数。)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH

8、 : :负载门的输入电流负载门的输入电流。(b)带灌电流负载带灌电流负载)(I)(IN负负载载门门驱驱动动门门ILOLOL 当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平的上限值。出低电平的上限值。IOL ：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和：负载门输入端电流之和电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积

9、/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参

10、数的比较3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性3.2.2 基本基本BJT反相器的动态特性反相器的动态特性3.2.3 TTL反相器的基本电路反相器的基本电路3.2.4 TTL逻辑门电路逻辑门电路3.2.5 集电极开路门和三态门集电极开路门和三态门3.2.6* BiMOS门电路门电路3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路极之间近似于开路,vI=0V时时:iB VCC / RC，iC VCC / RC ，vOVCE0.2V，c、e极之间近似于短路。极之间近似于短路。vI=5V时时:iCIC

11、SVRCCc很小，约为数很小，约为数百欧，相当于百欧，相当于开关闭合开关闭合可变可变 很大，约为很大，约为数百千欧，相数百千欧，相当于开关断开当于开关断开 c、e间等间等效内阻效内阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管压降管压降 且不随且不随iB增加而增加而增加增加ic iBiC 0集电极电集电极电流流 发射结和集电发射结和集电结均为正偏结均为正偏 发射结正偏，发射结正偏，集电结反偏集电结反偏 发射结和集发射结和集电结均为反偏电结均为反偏偏置情况偏置情况工工作作特特点点 iB iB0条件条件饱饱 和和放放 大大截截 止止工作状态工作状态BJT的开关条件的开关条件 0

12、 iB CSI CSI2. BJT的开关时间的开关时间从截止到导通从截止到导通开通开通时间时间ton(=td+tr)从导通到截止从导通到截止关闭时间关闭时间toff(= ts+tf)BJT饱和与截止两种状态的相饱和与截止两种状态的相互转换需要一定的时间才能完成。互转换需要一定的时间才能完成。CL的充、放电过程均需经历一定的充、放电过程均需经历一定的时间，必然会增加输出电压的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基形的上升时间和下降时间，导致基本的本的BJT反相器的开关速度不高。反相器的开关速度不高。3.2.2基本基本BJT反相器的动态性能反相器的动态性能若带电容负载若带电

13、容负载故需设计有较快开关速度的实用型故需设计有较快开关速度的实用型TTL门电路。门电路。 输出级输出级T3、D、T4和和Rc4构构成推拉式的输出级。成推拉式的输出级。用于提高开关速度用于提高开关速度和带负载能力。和带负载能力。中间级中间级T2和电阻和电阻Rc2、Re2组成，从组成，从T2的集电结和发射的集电结和发射极同时输出两个相极同时输出两个相位相反的信号，作位相反的信号，作为为T T3 3和和T T4 4输出级的输出级的驱动信号；驱动信号； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 负载 Re2 1K W VCC(5V) 输

14、入级输入级 中间级中间级输出级输出级 3.2.3 TTL反相器的基本反相器的基本电路电路1. 1. 电路组成电路组成输入级输入级T1和电阻和电阻Rb1组成。用于提组成。用于提高电路的开关速度高电路的开关速度2. TTL反相器的工作原理（逻辑关系、性能改善）反相器的工作原理（逻辑关系、性能改善） （1 1）当输入为低电平（）当输入为低电平（ I I = 0.2 V）mA 0251 1B1CCB1.RvVi 0 BS1 IBS1B1Ii T1 深度饱和深度饱和V 3.6V 70705DBE4B4O ).(vvvv截止截止导通导通导通导通截止截止饱和饱和低电平低电平T4D4T3T2T1输入输入高电平

15、高电平输出输出T2 、 T3截止，截止，T4 、D导通导通（2）当输入为高电平（）当输入为高电平（ I = 3.6 V） T2、T3饱和导通饱和导通 T1:倒置的放大状态。倒置的放大状态。 T4和和D截止。截止。使输出为低电平使输出为低电平.vO=vC3=VCES3=0.2V输入输入A输出输出L0110逻辑真值表逻辑真值表 逻辑表达式逻辑表达式 L = A 饱和饱和截止截止T4低电平低电平截止截止截止截止饱和饱和倒置工作倒置工作高电平高电平高电平高电平导通导通导通导通截止截止饱和饱和低电平低电平输出输出D4T3T2T1输入输入（3 ）采用输入级以提高工作速度）采用输入级以提高工作速度 当当TT

16、L反相器反相器 I由由3.6V变变0.2V的瞬间的瞬间 T2、T3管的状态变化滞管的状态变化滞后于后于T1管，仍处于导通管，仍处于导通状态。状态。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大状态。工作在放大状态。T1管射极电流（管射极电流（1+ 1 ） iB1很快地从很快地从T2的基区抽的基区抽走多余的存储电荷走多余的存储电荷,从而从而加速了输出由低电平到加速了输出由低电平到高电平的转换。高电平的转换。 （4）采用推拉式输出级以提高开关速度和带负载能力）采用推拉式输出级以提高开关速度和带负载能力当当 O=0.2V时时当输出为低电平时，当输出为低电平时，T4截止，截止，T3饱和导通，

17、其饱和电流全饱和导通，其饱和电流全部用来驱动负载部用来驱动负载a)带负载能力带负载能力当当 O O= =3.6V时时 O由低到高电平跳变的瞬间，由低到高电平跳变的瞬间，CL充电，其时间常数很小使充电，其时间常数很小使输出波形上升沿陡直。而当输出波形上升沿陡直。而当 O由高变低后，由高变低后， CL很快放电，很快放电，输出波形的下降沿也很好。输出波形的下降沿也很好。 T T3 3截止，截止，T T4 4组成的电压跟随组成的电压跟随器的输出电阻很小，输出高器的输出电阻很小，输出高电平稳定，带负载能力也较电平稳定，带负载能力也较强。强。输出端接负载输出端接负载电容电容CL时时，b)输出级对提高开关速

18、度的作用输出级对提高开关速度的作用3 3、TTLTTL反相器的外特性反相器的外特性 TTLTTL反相器的电压传输特性反相器的电压传输特性1、bc段（线性区）段（线性区） 当当0.6V vi1.3V时，此时时，此时 T2导通，导通， vc2随随 vb2升高而下降，经过升高而下降，经过 T4射随器使射随器使 下降。下降。 T3仍截仍截止。止。2、cd 段（转折区）段（转折区） 当当vi1.3V时，随着输入电压略微时，随着输入电压略微升高，输出电压急剧下降。这是由于此时升高，输出电压急剧下降。这是由于此时 T3开始导通，开始导通， T2尚未饱和，尚未饱和，T2、T3和和 T4均处于放大状态，故均处于

19、放大状态，故 vi稍有稍有提高，均可使提高，均可使 vO很快下降。所以很快下降。所以 cd的斜率比的斜率比 bc段要段要大的多。大的多。通常把电压传输特性曲线上转折区中点所对应的输入通常把电压传输特性曲线上转折区中点所对应的输入电压称为门槛电压（或阈值电压），以电压称为门槛电压（或阈值电压），以 VT表示。对于表示。对于典型的典型的TTL反相器，反相器， VT =1.31.4V，可以粗略地认为，可以粗略地认为，当当 vi VT时，反相器将截止，输出高电平。时，反相器将截止，输出高电平。1. TTL与非门电路与非门电路多发射极多发射极BJT T1e e bc eeb cA& BALB3.2.4

20、TTL逻辑门电路逻辑门电路TTL与非门与非门电路的工作原理电路的工作原理 任一输入端为低电平时任一输入端为低电平时: :TTL与非门各级工作状态与非门各级工作状态 IT1T2T4T5 O输入全为高电输入全为高电平平 (3.6V)倒置使用的放大倒置使用的放大状态状态饱和饱和截止截止饱和饱和低电平低电平（0.2V）输入有低电平输入有低电平 (0.2V)深饱和深饱和截止截止放大放大截止截止高电平高电平（3.6V）当全部输入端为高电平时：当全部输入端为高电平时： 输出低电平输出低电平 输出高电平输出高电平 TTLTTL门电路中输入端负载特性门电路中输入端负载特性 在一定范围内在一定范围内,ui随随Ri

21、的增大而升高。但当输入电压的增大而升高。但当输入电压ui达到达到1.4V以后以后,uB1 = 2.1V, Ri增大增大,由于由于uB1不变不变,故故ui = 1.4V也也不变不变.这时这时T2和和T3饱和导通饱和导通,输出为低电平。输出为低电平。 Ri不大不小时不大不小时,工作在线性区或转折区工作在线性区或转折区. Ri 较小时较小时,关门关门,输出高电平输出高电平; Ri 较大时较大时,开门开门,输出低电平输出低电平; （Ri 悬空时悬空时 ） (1) 关门电阻关门电阻ROFF 在保证门电路输出为额定高电平的在保证门电路输出为额定高电平的条件下条件下,所允许所允许Ri 的最大值称为关门电阻的

22、最大值称为关门电阻.典型的典型的TTL门电门电路路ROFF 0.7k. (2) 开门电阻开门电阻RON 在保证门电路输出为额定低电平的条在保证门电路输出为额定低电平的条件下件下,所允许所允许Ri 的最小值称为开门电阻的最小值称为开门电阻.典型的典型的TTL门电路门电路RON 2.1k.数字电路中要求输入负载电阻数字电路中要求输入负载电阻Ri RON或或Ri ROFF ,否则输否则输入信号将不在高低电平范围内入信号将不在高低电平范围内.TTLTTL门电路中输入端负载特性门电路中输入端负载特性2. TTL或非门或非门 若若A、B中有一个为高电平中有一个为高电平:若若A、B均为低电平均为低电平:T2

23、A和和T2B均将截止，均将截止，T3截止。截止。 T4和和D饱和，饱和，输出为高电平。输出为高电平。T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，截止，输出为低电平。输出为低电平。BAL 逻辑表达式逻辑表达式vOHvOL输出为低电平输出为低电平的逻辑门输出的逻辑门输出级的损坏级的损坏3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路1.1.集电极开路门电路集电极开路门电路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T

24、1 T2 D Re2 1k T3 a） 集电极开路与非门电路集电极开路与非门电路b） 使用时的外电路连接使用时的外电路连接C） 逻辑功能逻辑功能L = A BOC门输出端连接实现线与门输出端连接实现线与VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 2. 三态与非门三态与非门(TSL ) 当当EN= 3.6V时时EN数据输入端数据输入端输出端输出端LAB10010111011100三态与非门真值表三态与非门真值表 当当EN= 0.2V时时EN数据输入端数据输入端输出端输出端L LAB10010111011100高阻高阻高电平高电平使能使能高阻状态高阻状态与非逻辑与非逻辑 ZL ABLENS = 0_ENS =1真值表真值表逻辑符号逻辑符号ABEN & L EN