2018年暨南大学考研专业课试题820数字电子技术-2018.pdf

1、 2018 年招收攻读硕士学位研究生入学考试试题年招收攻读硕士学位研究生入学考试试题 * 学科、专业名称：光学工程（080300） 研究方向： 考试科目名称： （820）数字电子技术 考生注意：所有答案必须写在答题纸（卷）上，写在本试题上一律不给分。 一、单项选择题（共 10 小题，每小题 3 分，共 30 分） 1. 在何种输入情况下，“与非”运算的结果是逻辑 0。( ) A全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 1 2.对 CMOS 与非门电路，其多余输入端正确的处理方法是（ ）。 A、通过大电阻接地（1.5K） B、悬空 C、通过小电阻接地（1K） D、通

2、过电阻接 VDD 3一个无符号 8 位数字量输入的 DAC，其分辨率为（ ）位。 A.1 B.3 C.4 D.8 4以下错误的是（ ） A、数字比较器可以比较数字大小 B、实现两个一位二进制数相加的电路叫全加器 C、实现两个一位二进制数和来自低位的进位相加的电路叫全加器 D、编码器可分为普通编码器和优先编码器 5下列说法不正确的是（ ） A、集电极开路的门称为 OC 门 B、三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C、OC 门输出端直接连接可以实现正逻辑的线或运算 D、利用三态门电路可实现双向传输考试科目： 数字电子技术 共 4 页，第 1 页 6逻辑函数 Y ? AC ?

3、A?BD ? BCD?E ? F? 的最简的与或式（ ）。 A、AC ? BD； B、AC ? A?BD C、AC ? B D、A ? BD 7把一个五进制计数器与一个四进制计数器串联可得到（ ）进制计数器。 A.4 B.5 C.9 D.20 8. L=AB+C 的对偶式为：（ ） A、A+BC ； B、(A+B)C ； C、A+B+C ； D、ABC ； 9用电源电压为+12V 的 555 定时器组成施密特触发器，控制端开路，则该触发器的回差电压VT为（ ）。 A、4V B、6V C、8V D、12V 10同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。 A.工作速度高 B.触发器

4、利用率高 C.电路简单 D.不受时钟 CP 控制。 二、填空题（共 5 小题，每小题 2 分，共 10 分） 1. 逻辑函数 F=BABABABA=（ ） 。 2 一个基本 RS 触发器在正常工作时， 它的约束条件是R? S? 1， 则它不允许输入S? ?且 R? ? 的信号。 3TTL 与非门的多余输入端悬空时，相当于输入( )电平。 4. （10110010.1011）2=( )8=( )16 5. 一个容量为 5121 的静态 RAM 具有地址线（ ）根，数据线（ ）根。 考试科目： 数字电子技术 共 4 页，第 2 页 三、综合应用题综合应用题（共 5 小题，前 4 题每小题 20 分

5、，第 5 题 30 分，共 110 分） 1. 简化下列函数，且写出最简“与或”表达式（20 分） 1) F?A,B,C? ? AB?C ? A?BC ? ABC? ABC 2) F?A,B,C,D? ? m?0,2,3,4,6,8,10? ? d?11,12,14,15? 2. 对下列 Z 函数要求： （1）列出真值表； （2）用卡诺图化简； （3）写出化简后的函数表达式； （4）画出化简后的逻辑图。 （20 分） CBACBABAZ 3某车间有 A、B、C 三台电动机，今要求三台电动机中至少有两台开机。 如果不满足上述要求，则指示灯熄灭。设指示灯熄灭为 0 亮为 1，电动机的开机信号通过某

6、种装置送到各自的输入端，使该输入端为 1，否则为 0。试用译码器74LS138 实现此功能。 （20 分） 74138 逻辑功能表逻辑功能表 考试科目： 数字电子技术 共 4 页，第 3 页 11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1输输出出输输入入32SS01234567YYYYYYYYS1 Y7 Y5Y6Y4 Y3Y2Y1Y0S3 S2 A0 A1 A2 74

7、138 4、分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 （20 分） 5 5、74LS161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下图电路当 A 为 0 或 1 时分别是几进制计数器，并画出其状态图。 （30 分） 74LS161 逻辑功能表74LS161 逻辑功能表 CR LD EP ET CLK Q3 Q2 Q1 Q0 0 1 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 0D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数 考试科目： 数字电子技术 共 4 页，第 4 页 R? EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161111AY进位输出图进位输出图6.3.28 例例6.3.5的电路的电路CLK