计算机组成原理4第四章存储器PPT课件.ppt

1、14.1 概概 述述4.2 主存储器主存储器4.3 高速缓冲存储器高速缓冲存储器4.4 辅助存储器辅助存储器2一、存储器分类一、存储器分类1. 按存储介质分类按存储介质分类(1) 半导体存储器半导体存储器(2) 磁表面存储器磁表面存储器(3) 磁芯存储器磁芯存储器(4) 光盘存储器光盘存储器易失易失TTL 、MOS磁头、载磁体磁头、载磁体硬磁材料、环状元件硬磁材料、环状元件激光、磁光材料激光、磁光材料非非易易失失3(1) 存取时间与物理地址无关（随机访问）存取时间与物理地址无关（随机访问） 顺序存取存储器顺序存取存储器 磁带磁带2. 按存取方式分类按存取方式分类(2) 存取时间与物理地址有关（

2、串行访问）存取时间与物理地址有关（串行访问） 随机存储器随机存储器RAM 只读存储器只读存储器ROM 直接存取存储器直接存取存储器 磁盘（部分串行）磁盘（部分串行）在程序的执行过程中在程序的执行过程中 可可 读读 可可 写写在程序的执行过程中在程序的执行过程中 只只读读4Flash Memory存存储储器器辅助存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态静态 RAM动态动态 RAM3. 按在计算机中的作用分类按在计算机中的作用分类主存储器主存储器5MROM ：Masked ROMPROM : Programmable ROMEPROM: Erasable Progra

3、mmable ROMEEPROM: Electrically Erasable Programmable ROM6高高低低小小大大快快慢慢辅存辅存寄存器寄存器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光盘光盘磁带磁带速度速度容量容量 价格价格 位位1. 存储器三个主要特性的关系存储器三个主要特性的关系 二、存储器的层次结构二、存储器的层次结构CPUCPU主机主机Cache7缓存缓存CPU主存主存辅存辅存2. 缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器10 ns20 ns200 nsms虚地址虚地址逻辑地址逻辑地址实地址实地址物理地

4、址物理地址主存储器主存储器（速度）（速度）（容量）（容量）8123567894CU控制控制单元单元CPUPC控制器控制器IR运算器运算器MQACCALUXI/O主存储器主存储器MDRMAR存储体存储体9一、概述一、概述1. 主存的基本组成主存的基本组成存储体存储体驱动器驱动器译码器译码器MAR控制电路控制电路读读写写电电路路MDR.地址总线地址总线数据总线数据总线读读写写102. 主存和主存和 CPU 的联系的联系MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写11 高位字节高位字节 地址为字地址地址为字地址设地址线设地址线 24 根根按按 字节字节 寻址寻址按按 字字(3

5、2位位) 寻址寻址字地址字地址字节地址字节地址111098765432108403. 主存中存储单元地址的分配主存中存储单元地址的分配224 = 16 M4 M12请问：请问：主机存储容量为主机存储容量为4GB，按字节寻址，其地址线，按字节寻址，其地址线位数应为多少位？数据线位数多少位？位数应为多少位？数据线位数多少位？按字寻址（按字寻址（16位为一个字）位为一个字）,则地址线和数据线则地址线和数据线各是多少根呢？各是多少根呢？13 设存储字长为设存储字长为64位（位（8个字节），即一个存个字节），即一个存取周期最多能够从主存读或写取周期最多能够从主存读或写64位数据。位数据。 读写的数据有读

6、写的数据有4种不同长度种不同长度:8位16位32位64位字节字节半字半字单字单字双字双字14存储字存储字64位（位（8个字节）个字节） 现有一批数据，它们依次为：字节、半字、现有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。双字、单字、半字、单字、字节、单字。4种不同种不同长度的数据一个紧接着一个存放。长度的数据一个紧接着一个存放。 优点是不浪费宝贵的主存资源，但存在的问优点是不浪费宝贵的主存资源，但存在的问题是：当访问的一个双字、单字或半字跨越两个存题是：当访问的一个双字、单字或半字跨越两个存储单元时，存储器的工作速度降低了一半储单元时，存储器的工作速度降低了一半，而

7、且读而且读写控制比较复杂。写控制比较复杂。15 无论要存放的是字节、半字、单字或无论要存放的是字节、半字、单字或双字，都必须从存储字的起始位置开始存双字，都必须从存储字的起始位置开始存放，而空余部分浪费不用。放，而空余部分浪费不用。 优点是：无论访问一个字节、半字、优点是：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，单字或双字都可以在一个存储周期内完成，读写数据的控制比较简单。读写数据的控制比较简单。 缺点是：浪费了宝贵的存储器资源。缺点是：浪费了宝贵的存储器资源。16存储字存储字64位（位（8个字节）个字节）17存储字存储字64位（位（8个字节）个字节）0181624329

8、172533210183111941220513216142271523263427283635293730313938 此方法规定，双字地址的最末此方法规定，双字地址的最末3个二个二进制位必须为进制位必须为000，单字地址的最末两位必，单字地址的最末两位必须为须为00，半字地址的最末一位必须为，半字地址的最末一位必须为0。它。它能够保证无论访问双字、单字、半字或字能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储节，都在一个存取周期内完成，尽管存储器资源仍然有浪费。器资源仍然有浪费。18(2) 存储速度存储速度4. 主存的技术指标主存的技术指标(1) 存储容量存储容量主

9、存主存 存放二进制代码的总数量存放二进制代码的总数量 读出时间读出时间 写入时间写入时间 存储器的存储器的 访问时间访问时间 存取时间存取时间 存取周期存取周期 读周期读周期 写周期写周期 连续两次独立的存储器操作连续两次独立的存储器操作（读或写）所需的（读或写）所需的 最小间隔时间最小间隔时间 19(3) 存储器的带宽存储器的带宽位位/秒秒 如存取周期为如存取周期为500ns，每个存取周期可访问，每个存取周期可访问16位，则带宽为位，则带宽为32M位位/秒秒20芯片容量芯片容量二、半导体存储芯片简介二、半导体存储芯片简介1. 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存

10、存储储矩矩阵阵读读写写电电路路1K 4位位16K 1位位8K 8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）数据线数据线（双向）（双向）10414113821存储芯片片选线的作用存储芯片片选线的作用用用 16K 1位位 的存储芯片组成的存储芯片组成 64K 8位位 的存储器的存储器 32片片当地址为当地址为 65 535 时，此时，此 8 片的片选有效片的片选有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位220,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线0151

11、68矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A02. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式(1) 线选法（线选法（16*8位位 线选存储器芯片）线选存储器芯片）00000,00,7007D07D 读读 / 写写选通选通23A3A2A1A0A40,310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) 重合法（重合法（1K*1位重合法存储器芯片）位重合法存储器芯片）00000000000,031,00,31I/OD0,0读读24 三、随机存取存

12、储器三、随机存取存储器 ( RAM ) 1. 静态静态 RAM (SRAM) (1) 静态静态 RAM 基本电路基本电路A 触发器非端触发器非端1T4T触发器触发器5TT6、行开关行开关7TT8、列开关列开关A 触发器原端触发器原端T1 T4T5T6T7T8A A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择DOUT读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择T1 T425A T1 T4T5T6T7T8A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择DOUT (2)静

13、态静态 RAM 基本电路的基本电路的 读读 操作操作 行选行选 T5、T6 开开T7、T8 开开列选列选读放读放DOUTVAT6T8DOUT26T1 T4T5T6T7T8A ADIN位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择写放写放写放写放读放读放DOUT写选择写选择读选择读选择 (3)静态静态 RAM 基本电路的基本电路的 写写 操作操作 行选行选T5、T6 开开 两个写放两个写放 DIN列选列选T7、T8 开开（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT727 (4) 静态静态 RAM 芯片举例芯片举例 Intel 2114 （1K*4位）外特性

14、位）外特性存储容量存储容量1 1K K4 4位位.I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel 211428DD预充电信号预充电信号读选择线读选择线写数据线写数据线写选择线写选择线读数据线读数据线VCgT4T3T2T11 (1) 动态动态 RAM 基本单元电路基本单元电路 2. 动态动态 RAM ( DRAM )电容存储信息电容存储信息数据线数据线CsT字线字线DDV0 10 11 0T3T2T1T无电流无电流有电流有电流三管式动态三管式动态RAM一管式动态一管式动态RAM读出与原存信息相反读出与原存信息相反读出时数据线有电流读出时数据线有电流 为为 “1”29

15、(2) 单管动态单管动态 RAM 4116 (16K 1 1位位) 外特性外特性时序与控制时序与控制 行时钟行时钟列时钟列时钟写时钟写时钟 WERASCAS缓存器缓存器行地址行地址缓存器缓存器列地址列地址 A6A0存储单元阵列存储单元阵列基准单元基准单元行行译译码码列译码器列译码器再生放大器再生放大器列译码器列译码器读读出出放放大大基准单元基准单元存储单元阵列存储单元阵列行行译译码码 I/O缓存器缓存器数据输出数据输出驱动驱动数据输入数据输入寄存器寄存器 DINDOUTDINDOUTA6A030 (3) 动态动态 RAM 时序时序 行、列地址分开传送行、列地址分开传送写时序写时序行地址行地址

16、RAS 有效有效写允许写允许 WE 有效有效(高高)数据数据 DOUT OUT 有效有效数据数据 DIN IN 有效有效读时序读时序行地址行地址 RAS 有效有效写允许写允许 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效31 (4) 动态动态 RAM 刷新刷新 刷新实质刷新实质:先将原存信息读书先将原存信息读书,再由刷新放大器再由刷新放大器形成原信息并重新写入的再生过程形成原信息并重新写入的再生过程.1、集中刷新、集中刷新2、分散刷新、分散刷新3、异步刷新、异步刷新32 集中刷新集中刷新 （存取周期为存取周期为0.5s）“死时间率死时间率” 为为 32/4

17、000 100% = 0.8%“死区死区” 为为 0.5 s 32 = 16 s周期序号周期序号地址序号地址序号tc0123967 396801tctctctc3999V W0131读读/写或维持写或维持刷新刷新读读/写或维持写或维持3968个周期个周期 （1984）32个周期个周期 （ 16）刷新时间间隔刷新时间间隔 （2ms）刷新序号刷新序号sstcXtcY 以以 32 32 矩阵为例矩阵为例33t tC C = = t tM M + + t tR R读写读写 刷新刷新无无 “死区死区”，但存取周期长了，但存取周期长了，系统速度降低了。系统速度降低了。 分散刷新分散刷新（存取周期为存取周期

18、为1s）(存取周期为存取周期为 0.5 s + 0.5 s)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔刷新间隔 128 个读写周期个读写周期以以 128 128 矩阵为例矩阵为例34 分散刷新与集中刷新相结合分散刷新与集中刷新相结合对于对于 128 128 的存储芯片的存储芯片（存取周期为存取周期为 0.5s）将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “死区死区”“死区死区” 为为 0.5 s若每隔若每隔 15.6 s （2000 s 128）刷新刷新一行一行而且每行每隔而且每行每隔 2 ms 刷新一次刷新一次若每

19、隔若每隔 2 ms 集中刷新一次集中刷新一次“死区死区” 为为 64 s35 3. 动态动态 RAM 和静态和静态 RAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存36芯片容量芯片容量内容回顾内容回顾: 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K 4位位16K 1位位8K 8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）数据线数据线（双向）（双向）

20、104141138370,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A0内容回顾内容回顾: 译码驱动方式译码驱动方式(1) 线选法（线选法（16*8位位 线选存储器芯片）线选存储器芯片）00000,00,7007D07D 读读 / 写写选通选通38A3A2A1A0A40,310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) 重合法（重合法（1K*1位重合法存储器芯片）

21、位重合法存储器芯片）00000000000,031,00,31I/OD0,0读读内容回顾内容回顾:39内容回顾内容回顾:DRAM 和和SRAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存40 四、存储器与四、存储器与 CPU 的连接的连接 1. 存储器容量的扩展存储器容量的扩展 (1) 位扩展位扩展（增加存储字长）（增加存储字长） 用用 2片片 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器10根地址线根地址线8根数据线根数据

22、线DDD0479AA021142114CSWE41 (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量） 用用 2片片 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器11根地址线根地址线8根数据线根数据线 1K 8位位 1K 8位位D7D0WEA1A0A9CS0A10 1CS142存储器与存储器与 CPU 的连接的连接:字、位扩展字、位扩展用用 8片片 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码.1K41K41K41K4

23、1K41K41K41K443 2. 存储器与存储器与 CPU 的连接的连接 (1) 地址线的连接地址线的连接(2) 数据线的连接数据线的连接(3) 读读/写线的连接写线的连接(4) 片选线的连接片选线的连接(5) 合理选用芯片合理选用芯片(6) 其他其他 时序、负载时序、负载44例例4.1 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13A12 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1

24、1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位45(3) 分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的片内地址线的片内地址线A9 A0 接接 1K 4位位 RAM 的片内地址线的片内地址线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0

25、0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM46 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 与存储器的连接图与存储器的连接图47例例 4.2 设设 CPU 有有 20 根地址线，根地址线，8 根数据线。根数据线。 现有现有 2764 EPROM ( 8K 8位位 ),要求地址为要求地址为 F0000HFFFFFH , 请写出每片请写出每片 2

26、764 的地址范围。的地址范围。48例例 4.3 8位单片机位单片机,地址总线地址总线16根（根（A15A0），双向），双向数据总线数据总线8根（根（D7D0），控制总线中与主存相关的），控制总线中与主存相关的有有MREQ和和R/W。主存地址分配如下：主存地址分配如下：08191为系统程序区，为系统程序区，819232767为用户程序区，为用户程序区，最后最后2K地址空间为系统程序工作区，地址空间为系统程序工作区，按字节编址，现有如下存储器芯片：按字节编址，现有如下存储器芯片：ROM-8K*8位（控制端位（控制端CS）SRAM- 16K*1位位, 2K*8位位, 4K*8位位, 8K*8位位请

27、从上述芯片中选择适当芯片设计该单片机主存储请从上述芯片中选择适当芯片设计该单片机主存储器，画出主存储器逻辑框图。器，画出主存储器逻辑框图。491、它是在、它是在k位信息位上增加位信息位上增加r位冗余位位冗余位，构成，构成一个一个n=k+r位的码字；位的码字；2、然后用、然后用r个监督关系式个监督关系式产生产生r个校正因子；个校正因子；3、然后根据此、然后根据此r个校正因子个校正因子判断信息是否出错，判断信息是否出错，若出错则出错在何处。若出错则出错在何处。五、存储器的校验五、存储器的校验海明码是具有一位纠错能力的编码海明码是具有一位纠错能力的编码位置为2i ( i = 0、1、2 、3 )50

28、r个监督关系式个监督关系式:C1 使得使得 1位，位，3位，位，5位，位，7位，位，9位位中中”1”的个数为偶的个数为偶/奇数奇数C2 使得使得 2位，位，3位，位，6位，位，7位，位，10位位中中”1”的个数为偶的个数为偶/奇数奇数C4 使得使得 4位，位，5位，位，6位，位，7位，位，12位位中中”1”的个数为偶的个数为偶/奇数奇数C8 使得使得 8位，位，9位，位，10位，位，11位，位，12位位中中”1”的个数为偶的个数为偶/奇数奇数r个校正因子：个校正因子：即由如上关系式所计算出来的结果即由如上关系式所计算出来的结果51例例4.4 求求 0101 按按 “偶校验偶校验” 配置的海明码

29、配置的海明码解：解： n = 4根据根据 2k n + k + 1得得 k = 3海明码排序如下海明码排序如下:二进制序号二进制序号名称名称1 2 3 4 5 6 7C1 C2 C40 0101 的海明码为的海明码为 010010101 0 11052按配偶原则配置按配偶原则配置 0011 的海明码的海明码 二进制序号二进制序号 名称名称1 2 3 4 5 6 7C1 C2 C41 0 000 1 1解：解： n = 4 根据根据 2k n + k + 1取取 k = 3C1= 3 5 7 = 1C2= 3 6 7 = 0C4= 5 6 7 = 0 0011 的海明码为的海明码为 100001

30、1练习练习1533. 海明码的纠错过程海明码的纠错过程形成新的检测位形成新的检测位 Pi如增添如增添 3 位位 （k = 3） 新的检测位为新的检测位为 P4 P2 P1以以 k = 3 为例，为例，Pi 的取值为的取值为P1 = 1 3 5 7P2 = 2 3 6 7P4 = 4 5 6 7对于按对于按 “偶校验偶校验” 配置的海明码配置的海明码 不出错时不出错时 P1= 0，P2 = 0，P4 = 0C1C2C4其位数与增添的检测位有关其位数与增添的检测位有关54P1= 1 3 5 7 = 0 无错无错P2= 2 3 6 7 = 1 有错有错P4= 4 5 6 7 = 1 有错有错P4P2

31、P1 = 110第第 6 位出错，可纠正为位出错，可纠正为 0100101，故要求传送的信息为故要求传送的信息为 0101。纠错过程如下纠错过程如下例例解：解：已知接收到的海明码为已知接收到的海明码为 0100111(按配偶原则配置按配偶原则配置)试问要求传送的信息是什么试问要求传送的信息是什么? 55练习练习2P4 = 4 5 6 7 = 1P2 = 2 3 6 7 = 0P1 = 1 3 5 7 = 0 P4 P2 P1 = 100第第 4 位错，可不纠位错，可不纠写出按偶校验配置的海明码写出按偶校验配置的海明码0101101 的纠错过程的纠错过程练习练习3按配奇原则配置按配奇原则配置 0

32、011 的海明码的海明码配奇的海明码为配奇的海明码为 010101156六、提高访存速度的措施六、提高访存速度的措施 采用高速器件采用高速器件 调整主存结构调整主存结构1. 单体多字系统单体多字系统 W位位W位位W位位W位位W位位地址寄存器地址寄存器主存控制部件主存控制部件. . . . . . . . . . .单字长寄存器单字长寄存器 数据寄存器数据寄存器 存储体存储体 采用层次结构采用层次结构 Cache 主存主存 增加存储器的带宽增加存储器的带宽 572. 多体并行系统多体并行系统(1) 高位交叉高位交叉 各个体并行工作各个体并行工作M0地址地址01n1M1nn+12n1M22n2n+

33、13n1M33n3n+14n1地址译码地址译码体内地址体内地址体号体号58(2) 低位交叉低位交叉M0地址地址044n4M1154n3M2264n2M3374n1地址译码地址译码 体号体号体内地址体内地址各个体轮流编址各个体轮流编址59低位交叉的特点低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽在不改变存取周期的前提下，增加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周期访存周期启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启动存储体 2启动存储体启动存储体 360例题例题4.6设有设有4个模块组成的四体存储器结构个模块组成的四体存储器结构,每个体的每个体

34、的存储字长为存储字长为32位位,存取周期为存取周期为200ns。假设数据。假设数据总线宽度为总线宽度为32位，总线传输周期为位，总线传输周期为50ns，试求，试求顺序存储和交叉存储的存储器带宽。顺序存储和交叉存储的存储器带宽。61例题例题4.6设有设有4个模块组成的四体存储器结构个模块组成的四体存储器结构,每个体的每个体的存储字长为存储字长为32位位,存取周期为存取周期为200ns。假设数据。假设数据总线宽度为总线宽度为32位，总线传输周期为位，总线传输周期为50ns，试求，试求顺序存储和交叉存储的存储器带宽。顺序存储和交叉存储的存储器带宽。顺序：顺序：128字节字节/(200ns*4)=16

35、*107bps交叉：交叉： 128字节字节/（200+（4-1）*50）=37*107bps62内容回顾内容回顾:提高访存速度的措施提高访存速度的措施 采用高速器件采用高速器件 调整主存结构调整主存结构1. 单体多字系统单体多字系统 采用层次结构采用层次结构 Cache 主存主存 2. 多体并行系统多体并行系统高位交叉高位交叉低位交叉低位交叉63内容回顾：低位交叉的特点内容回顾：低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽在不改变存取周期的前提下，增加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周期访存周期启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启

36、动存储体 2启动存储体启动存储体 364内容回顾：存储层次的四个问题1. 当把一个块调入高一层当把一个块调入高一层( (靠近靠近CPU)CacheCPU)Cache存储存储器时，可以放在哪些位置上器时，可以放在哪些位置上? ? ( (映象规则映象规则) )2. 当所要访问的块在当所要访问的块在CacheCache存储器中时，如何存储器中时，如何找到该块找到该块? ? ( (查找算法查找算法) )3. 3. 当发生失效时，应替换当发生失效时，应替换CacheCache中的哪一块？中的哪一块？ ( (替换算法替换算法) )4. 4. 当进行写访问时，应进行哪些操作当进行写访问时，应进行哪些操作?

37、? ( (写策略写策略) )65一、概述一、概述1. 问题的提出问题的提出避免避免 CPU “空等空等” 现象现象CPU 和主存（和主存（DRAM）的速度差异的速度差异缓存缓存CPU主存主存容量小容量小速度高速度高容量大容量大速度低速度低程序访问的局部性原理程序访问的局部性原理666768存储层次的四个问题2. 当把一个块调入高一层当把一个块调入高一层( (靠近靠近CPU)CacheCPU)Cache存储存储器时，可以放在哪些位置上器时，可以放在哪些位置上? ? ( (映象规则映象规则) )1. 当所要访问的块在当所要访问的块在CacheCache存储器中时，如何存储器中时，如何找到该块找到该

38、块? ? ( (查找算法查找算法) )3. 3. 当发生失效时，应替换当发生失效时，应替换CacheCache中的哪一块？中的哪一块？ ( (替换算法替换算法) )4. 4. 当进行写访问时，应进行哪些操作当进行写访问时，应进行哪些操作? ? ( (写策略写策略) )691 1）映象规则）映象规则1. 1. 全相联映象全相联映象 全相联：全相联：主存中的任一块可以被放置到主存中的任一块可以被放置到 CacheCache中的任意一个位置。中的任意一个位置。 对比：对比： 阅览室位置阅览室位置 随便坐随便坐 特点：特点： 空间利用率最高，冲突概率最低，空间利用率最高，冲突概率最低， 实现最复杂。实

39、现最复杂。70712. 2. 直接映象：直接映象： 直接映象：直接映象：主存中的每一块只能被放置到主存中的每一块只能被放置到 CacheCache中唯一的一个位置。中唯一的一个位置。 ( (循环分配循环分配) ) 对比：对比：阅览室位置阅览室位置 只有一个位置可只有一个位置可 以坐以坐 特点：特点：空间利用率最低，冲突概率最高，空间利用率最低，冲突概率最高， 实现最简单。实现最简单。 对于主存的第对于主存的第i i 块，若它映象到块，若它映象到CacheCache的第的第 j j 块，则块，则: : j ji i mod ( mod (M M ) ) （M M为为CacheCache的块数）的

40、块数）7273 组相联：组相联：主存中的每一块可以被放置到主存中的每一块可以被放置到CacheCache 中唯一的一个组中的任何一个位置。中唯一的一个组中的任何一个位置。 组相联直接映象和全相联的是一种折衷组相联直接映象和全相联的是一种折衷3. 3. 组相联映象组相联映象：7475 绝大多数计算机的绝大多数计算机的Cache: Cache: n n 44 n n 路组相联：路组相联：每组中有每组中有n n 个块个块( (n nM M/ /G G ) ) n n 称为相联度。称为相联度。 相联度越高，相联度越高，CacheCache空间的利用率就越高，空间的利用率就越高， 块冲突概率就越低，失效

41、率也就越低。块冲突概率就越低，失效率也就越低。 全相联全相联直接映象直接映象组相联组相联n n ( (路数路数) )G G ( (组数组数) )M MM M1 11 11 1n nM M1 1G GM M762）查找方法1. 1. 如何确定如何确定CacheCache中是否有所要访问的块？中是否有所要访问的块？ 若有的话如何确定其位置？若有的话如何确定其位置？ 目录表的结构目录表的结构 77787980813）替换算法 所要解决的问题：当新调入一块，而所要解决的问题：当新调入一块，而CacheCache又已被占满时，替换哪一块？又已被占满时，替换哪一块？2. FIFO2. FIFO3. LRU

42、3. LRU 优点：优点：失效率低失效率低1. 1. 随机法随机法 优点：优点：实现简单实现简单824）写策略 写直达法写直达法 执行执行“写写”操作时，不仅写入操作时，不仅写入CacheCache，而且，而且 也写入下一级存储器。也写入下一级存储器。 写回法写回法 执行执行“写写”操作时，只写入操作时，只写入CacheCache。仅当。仅当 CacheCache中相应的块被替换时，才写回主存。中相应的块被替换时，才写回主存。 ( (设置设置“污染位污染位”) )两种写策略的比较两种写策略的比较 写直达法的优点：写直达法的优点：易于实现，一致性好。易于实现，一致性好。 写写 回回 法的优点：法

43、的优点：速度快，所使用的存储器频速度快，所使用的存储器频 带较低；带较低；83Cache的结构举例：84858687一、概述一、概述 特点特点不直接与不直接与 CPU 交换信息交换信息88l磁盘的结构组成磁盘的结构组成盘片：盘片：l盘片的数量：盘片的数量：112片；片；l转速：转速：360015000转转/分钟；分钟；l盘径：盘径：1.0英寸英寸(25.4厘米厘米)3.5英寸英寸(8.9厘米厘米)。磁道：盘片表面分成以中心为圆心的多个磁道。磁道：盘片表面分成以中心为圆心的多个磁道。 每盘片有每盘片有500030000条磁道。条磁道。柱面：具有相同直径，同时位于一组磁头下方的柱面：具有相同直径，

44、同时位于一组磁头下方的 所有磁道称为柱面。所有磁道称为柱面。扇区：读写的最小单位，大约扇区：读写的最小单位，大约100500B。89l磁盘的结构组成磁盘的结构组成盘片盘片磁道磁道扇间空隙扇间空隙扇区扇区90l磁盘的性能：访问时间磁盘的性能：访问时间磁盘的工作过程磁盘的工作过程l磁头首先移动到目标磁头首先移动到目标磁道磁道上；上；l使期望的使期望的扇区扇区旋转到磁头下；旋转到磁头下；l读取读取扇区中的数据；扇区中的数据；l工作均在工作均在磁盘控制器磁盘控制器的控制下完成。的控制下完成。磁盘访问时间磁盘访问时间 = 寻道时间寻道时间 + 旋转时间旋转时间 + 传输时间传输时间 + 控制器开销控制器

45、开销 91磁表面存储器的技术指标磁表面存储器的技术指标（1）记录密度：单位长度所存储的二进制信息量；）记录密度：单位长度所存储的二进制信息量； 道密度：磁盘沿半径方向单位长度的磁道数；道密度：磁盘沿半径方向单位长度的磁道数； 单位：道单位：道/英寸英寸 或者或者 道道/毫米毫米 位密度：单位长度磁道记录的二进制信息的位数。位密度：单位长度磁道记录的二进制信息的位数。 单位：位单位：位/英寸英寸 或者或者 位位/毫米毫米92磁表面存储器的技术指标磁表面存储器的技术指标（2）存储容量：外存所能存储的二进制信息总数量：）存储容量：外存所能存储的二进制信息总数量： C = n k s C：存储总容量：

46、存储总容量 n：存放信息的盘面数：存放信息的盘面数 k：每个盘面的磁道数：每个盘面的磁道数 s：每条磁道上记录的二进制代码数：每条磁道上记录的二进制代码数93磁表面存储器的技术指标磁表面存储器的技术指标（3）平均寻址时间：）平均寻址时间： a：磁头寻找目标磁道的找道时间：磁头寻找目标磁道的找道时间ts； b：欲读写的磁道区旋转到磁头下方的等待时间：欲读写的磁道区旋转到磁头下方的等待时间tw；说明：我们采用说明：我们采用平均找道时间平均找道时间 平均等待时间平均等待时间 94磁表面存储器的技术指标磁表面存储器的技术指标（4）数据传输率：）数据传输率： 单位时间内磁表面存储器向主机传送数据的位数或

47、字单位时间内磁表面存储器向主机传送数据的位数或字节数，它与记录密度节数，它与记录密度D和记录介质的运动速度和记录介质的运动速度V有关；有关； Dr = D V ：95磁表面存储器的技术指标磁表面存储器的技术指标（5）误码率：）误码率： 出错信息位数和读出信息总位数之比。出错信息位数和读出信息总位数之比。96 设有一个盘面直径为设有一个盘面直径为18in的磁盘组，有的磁盘组，有20个个记录面，每面有记录面，每面有5in的区域用于记录信息，记录密的区域用于记录信息，记录密度为度为100道道/in（TPI）和和1000b/in（bpi），），转速为转速为2400r/min，道间移动时间为道间移动时间

48、为0.2ms，试计算该盘试计算该盘组的容量、数据传输率和平均存取时间。组的容量、数据传输率和平均存取时间。解：解： 1）磁盘组容量）磁盘组容量 每一记录面的磁道数每一记录面的磁道数N为为 N5 in/面面100道道/in500道道/面面 最内圈磁道的周长为最内圈磁道的周长为 L=(18-25)in=25.12 in/道道97 以最内圈磁道的周长当作每条磁道以最内圈磁道的周长当作每条磁道的长度，故该盘组的存储容量（非格式化的长度，故该盘组的存储容量（非格式化容量）为容量）为 C=1000b/in25.12in/道道500道道/面面20面面=251.2106 b=31.4106 B 98 2）数据传输率）数据传输率 磁盘旋转一圈的时间为磁盘旋转一圈的时间为 t= 60s/min=0.025 s=25 ms Dr= = =1004.8 b/ms=1.0048106 b/s =0.1256106 B/s =0.1256 MB/smin/r24001旋转一圈的时间每一道的容量252512099 3）平均存取时间为）平均存取时间为 Ta ms60 ms225024992 . 00100101102103104105CBA -Y0-Y1-Y2-Y3