8.8-《项目6加法计算器的设计与制作》课件..ppt

1、任务一任务一 计算器数字显示电路分析与制作计算器数字显示电路分析与制作任务二任务二 一位加法计算器的设计与制作一位加法计算器的设计与制作项目项目6 加法计算器的分析与制作加法计算器的分析与制作计算器是我们经常使用的一种电子产品，能够实现加减乘除。计算器中的加减乘除运算用电路如何实现呢？通过本项目内容的学习，我们来一起学习如何制作一个一位十进制加法计算器。【知识目标】1.掌握常用数制的表示及其相互转换；2.理解编码的含义，掌握常用的BCD码；3.掌握编码器、译码器、数据选择器、数据分配器 、 寄存器、加法器的逻辑功能和主要用途；4.初步掌握用中规模集成组合逻辑电路设计电路的方法；5.了解组合逻辑

2、电路的应用。【能力目标】1.能借助资料读懂集成电路的型号，明确各引脚功能；2.具有正确选择、使用中规模组合集成电路设计组合逻辑电路的能力。任务6.1 计算器数字显示电路分析与制作通过前面知识的学习，我们知道数字电路中输入信号是二进制信号，但是我们日常中使用的是十进制，如何实现二进制十进制的转换呢？同时，计算器的输入数据和输出结果需要显示出来，怎样进行显示，通过本节课内容的学习，我们共同解决以上问题。6.1.1 数制与编码的基础知识1. 1.数制数制数制是一种计数的方法，它是进位计数制的简称。目前人们都是按照进位方式实现计数的，这种计数制度称为进位计数制，简称进位制。日常生活中所使用的十进制就是

3、一种典型的计数进制。除了十进制外，常用的还有二进制、八进制和十进制。（1） 十进制十进制是生活中使用最多的进位计数制。十进制中的基数是10，每一位数用09表示，数字中低位和相邻高位之间的关系是“逢十进一”，因此称为十进制，例如(781.56)10=7102+8101+1100+510-1+610-2上式中使用脚注10表示括号内是十进制数，同理，二进制，八进制和十六进制也可以用脚注2、8、16表示。所以任何一个正十进制数都可以展开为 D=ki10i （6-1）式中ki是第i位的系数，可以取09之中的任何一个。10i是第i位数的权，若整数部分位数为n，小数部分位数为m，则i包含了n-1到0的所有正

4、整数和从-1到m的所有负数。 若以N代替（6.1.1）中的10，就可以得到任意进制（N进制）数展开式的形式 D=kiNi （6-2）式中的ki是第i位的系数，N称为计数的基数，Ni 称为第i位的权，i的取值与式（6-1）中的规定相同。 （2）二进制在数字电路中应用最广泛的的是二进制。二进制的基数是2，每一位数仅有0和1两个数码表示，数字中低位和相邻高位之间的关系是“逢二进一”，所以称为二进制。根据式（6-2），任何一个二进制数均可展开为 D=ki2i （6-3） 并计算出它所对应的十进制数的大小。例(111101.11)2=125+124+123+122021+120+12-1+12-2=(6

5、1.75)10（3）八进制 在一些场合也会使用八进制，八进制的基数是7，有07八个不同的数码表示，数字中低位和相邻高位之间的关系是“逢八进一”。任何一个八进制数均可展开为 D=ki2i （6-4）利用上式可以计算出与之等效的十进制数值。例如(21.2)8=281+180+28-1=(17.25)10（4）十六进制 十六进制中有十六个不同的数码，分别用09、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）表示。计数的基数为16，低位和相邻高位之间是“逢十六进一”。任意一个十六进制数均可展开为 D=ki16i （6-5）利用上式可以计算出与之等效的十进制数值。例如(2F.C)

6、16=2161+15160+1216-1=(47.75)10表6-1 十进制、二进制、八进制、十六进制数的对照表十进制数二进制数八进制数十六进制数00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F161000020102. 2.数制转换数制转换（1）十进制数转换为二进制数 十进制数转为二进制数，应对十进制数的整数部分与小数部分分别进行转换，然后再将转换后的二进制数加起来。首先讨论整数的转换。假设

7、十进制整数为(D)10，对应的等值二进制数为(knkn-1kn-2k0)2，则依式（6-3）可知 (D)10=kn2n+ kn-12n-1+ kn-22n-2+ k121+ k020 =2（kn2n-1+ kn-12n-2+ kn-22n-3+ k1）+ k0 若将上式两边同除以2，可得到商为kn2n-1+ kn-12n-2+ kn-22n-3+ k1，余数为k0，同理将商kn2n-1+ kn-12n-2+ kn-22n-3+ k1再除以2，得到余数为k1，以此类推，反复将得到的商再除以2，就可以得到二进制数的每一位的系数了。例6.1 将十进制数(39)10转为二进制数。解：然后讨论小数的转换

8、。假设十进制小数为(D)10，对应的等值二进制数为(0.k-1k-2-1k-3k-n)2，则依式（6-3）可知(D)10=k-12-1+ k-22-2+ k-32-3+ k-n2-n将上式两边同乘以2可得2(D)10=k-1+（k-22-1+ k-32-2+ k-n2-n+1）（6-6）3922222199421111001最高位最低位余数由式（6-6）可知，小数部分乘以2所得乘积的整数部分即为k-1，同理，将乘积的小数部分继续乘2，依次下去，直到乘积是0或达到要求的精度，乘积的整数部分即为对应的二进制数的小数部分。例6.2将十进制数(0.75)10转为二进制数。解：0.752=1.5 整数部

9、分=1最高位 0. 52=1 整数部分=1最低位所以(0.75)10=(0.11)2（2）二进制转为十六进制 因为十六进制的基数16=24，所以每一位十六进制数可以用4位二进制数构成。因此，二进制转为十六进制数的方法是：整数部分从低位开始，每4位二进制一组，到最高位不足4位的，在高位补0补足4位；小数部分从高位开始，每4位二进制一组，最后不足4位的，在低位补足4位，然后用对应的十六进制数代替4位二进制数。按原来顺序写出对应的十六进制数。例6.3 将二进制数(10110101011.10011)2转为十六进制数。解： 0101 1010 1011 . 1001 1000 4 A B 9 8所以

10、(10110101011.10011)2 = (4AB.98)16（3）二进制转十六进制 将每位十六进制数用4位二进制数代替，再按原来的顺序写出来即可得到相应的二进制数。例6.4 将十六进制数(5F8D2.62)16转为二进制数。解： 5 F 8 D 2 . 6 2 0101 1111 1000 1101 0010 0110 0010所以(5F8D2.62)16=(1011111100011010010.0110001)2（4）二进制转八进制 二进制转八进制的方法与二进制转十六进制的方法基本相同。因为八进制的基数8=23，所以二进制转八进制的时，将每三位一组转为对应的八进制数。3.常用的编码数

11、字系统中，二进制代码不仅可以表示数值的大小，而且还常用来表示特定的信息。将若干二进制数码0和1按一定规则排列起来表示某种特定含义的代码，称为二进制代码。比如，每个同学的学号，在教务系统中用来区分不同的同学，并不表示数值的大小。下面介绍几种数字电路中常用的二进制代码。将十进制数的09是个数字用4位二进制数表示的代码，称为二十进制代码。十进制数中有十个不同的数码，因此需要用4位二进制数来表示。下表中给出了几种常用的二十进制代码。表6-2 常用的二十进制代码表8421码5421码2421码格雷码余3码00000000000000000001110001000100010001010020010001

12、0001000110101300110011001100100110401000100010001100111501011000101101111000601101001110001011001701111010110101001010810001011111011001011910011100111110001100编码类型十进制数 8421码：又称BCD码，是最常用的十进制编码。其每位的权为8、4、2、1，按公式展开，即可得对应的十进制数，如(0111)21221 21+12075421码也是有权码，其每位的权为5、4、2、1，如(1010)2=15127。2421码是有权码，其每位的权为

13、2、4、2、1，如(1100)2=12146，与余3码相同0和9、1和8、2和7是互为反码。另外当任何两个这样的编码值相加等于9时，结果的4个二进制码一定都是1111。 格雷码：也叫循环码，特点是任何相邻的两个码组中，仅有一位代码不同，抗干扰能力强。 余3码不是有权码，由于它按二进制展开后十进制数比所表示的对应的十进制数大3。如0101表示的是2，其展开十进制数为5，故称为余3码。6.1.2 编码器 在数字系统中，为了区分一系列不同的事物，将其中的每个事物用一组二进制代码表示。将具有特定意义的信息变换为二进制代码的电路，称为编码器。编码器的逻辑功能就是将输入的每一个高、低电平信号编成一组对应的

14、二进制代码。常用的编码器有普通编码器和优先编码器等。1.普通编码器 在普通编码器中，任何时刻只允许输入一个编码信号，否则输出会发生混乱。以8线-3线二进制普通编码器为例分析一下普通编码器的工作原理。图6-1是8线-3线二进制普通编码器原理框图。输入是I0I7八个高电平输入信号，输出是3位二进制代码为Y0Y1Y2。因此也称为8线-3线编码器。输入与输入对应关系为如表6-3所示。图6-1 8线-3线二进制普通编码器原理框图1. 1.表6-3 8线-3线二进制普通编码器真值表输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000

15、100001000001100001000100000001001010000001011000000001111 写出表示式，因为该电路每个时刻仅有一个输入信号，所以根据这个约束条件，化简表达式可得到：逻辑电路图如图6.2所示。753107632176542IIIIYIIIIYIIIIY图6-2 8线-3线二进制普通编码器2.优先编码器 前面讨论的普通编码器中，输入信号之间是相互排斥的，每次只能输入一个信号，而优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码，这种电路称为优先编码器。 图6-3所示为三八线优先编码器CT7

16、4LS147的逻辑功能示意图，其功能表如表6-4所示。下面根据表6-4所示的CT74LS147的功能表对其逻辑功能说明如下。I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 Y3 74LS147 I8 I9 图6-3 CT74LS147逻辑功能图表6-4 CT74LS147功能真值表输入输出00110010111011100001111001011111010011111101101111111100011111111101011111111111011111111111111I2I3I4I5I6I7I8I9I3Y2Y1Y0Y 电路正常工作时，允许 输入信号，输入信号为低电平有

17、效，同时可以有多个输入信号，但编码器只给优先级较高的输入信号编码。 的优先级最高，依次递减， 的优先级最低。 四个编码输出信号为反码，当输入为 =0，输出 =1000，与原码0111相反。其余以此类推。图6-3和表6-4中输入没有I0。因为当 都为高电平1时，输出 =1111，原码为0000，相当于输入I0请求编码。1I9I7I3Y2Y1Y0Y1I9I3Y2Y1Y0Y9I1I6.1.3 译码器 译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意的过程叫译码。译码器的逻辑功能是将每个输入的二进制代码译成对应输出的高低电平信号或另一个代码。常用的译码器有二进制译码器，二十进制译码器和

18、显示译码器。1.二进制译码器 二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。 74LS138是集成3线8线译码器，其引脚排列图和逻辑符号图如图6-4所示。该译码器共有3个输入端：A2，A1，A0，输入高电平有效；8个输出端： ，输出为低电平有效；3个使能端：STA，STB，STC。7Y0Y 74LS138译码器的功能真值表如表6-5所示。由该表可见，当STA=0或 、 中有一个为“1”时，译码器处于禁止状态；当STA=1， 、 同时为0时，译码器处于工作状态，输出状态为低电平有效。BSTCSTBSTCST表6-5 74LS138译码器功能表输 入输 出STA

19、2A1A0备注011111111不工作11111111111111111110000011111110工 作10000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111AG2BG21Y0Y2Y3Y4Y5Y6Y7Y由真值表可得 = ，而74LS138正常工作的时候，STA=1， ，则 以此类推，可得逻辑表达式为 以上的输出函数表达式表明，三位二进制译码器的输出包含了三个变量的A2，A1，A0组成的所有最小项的非。00mY 00120mAAAY10121mAAAY

20、20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY012CBA0AAASTSTSTY0CBAmSTSTST0CBSTST2.二进制译码器的应用（1）二进制译码器的扩展利用译码器的使能端可以方便的扩展译码器，实现译码器的级联。图6-5中所示是将两片74LS138扩展为4线-16线译码器。 工作原理为：当A3=0时，高位译码器芯片禁止，低位译码器芯片工作，输出Y0Y7由输入二进制代码A2A1A0决定；当A3=1时，低位译码器芯片禁止，高位译码器芯片工作，输出Y8Y15由输入二进制代码A2A1A0决定，从而实现4线-16线译码器功

21、能。 图6-5 两片74LS138扩展为4线-16线译码器(2)实现逻辑函数 因为译码器的每个输出端分别于一个最小项相对应，因此和门电路配合可以实现其他组合逻辑函数。如3线-8线译码器可以产生3变量函数的全部最小项，能够方便地实现3变量逻辑函数。例6.3 用74LS138译码器和与非门实现逻辑函数。解：（1）将74LS138的使能端按允许译码的条件处理，即ST接+5V，G2A和G2B接地，各个输出端的逻辑表达式为：00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY（2）将逻辑函数进行变

22、换，化为最小项之和的形式，可得（3）将输入变量A、B、C分别接到A2、A1、A0端，利用反演定律进行变换，可得（4）可知，用74LS138和四输入的与非门即可实现逻辑函数Y，逻辑电路图如图6-6所示。 图6-6 逻辑函数的逻辑电路图BCACBACABABCBCABBCAABCBCACAABCY)(3467012012012012012012012012YYYYAAAAAAAAAAAAAAAAAAAAAAAAYY0Y1Y2Y3Y4Y5Y6Y7STG2 2AG2BA0A1A2&74LS138YABC+5 V3.二-十进制编码器 二-十进制编码器是将输入的10个十进制数的BCD码译成10个对应的高低

23、电平输出。 译码器对应有4个输入端，10个输出端，又称为4线-10线译码器。常用的集成电路型号有74LS145和74LS42。图6-6所示是74LS42的引脚排列图和逻辑符号图。 （a）引脚排列图 （b）逻辑符号图图6-6 74LS42译码器引脚图和逻辑符号图 74LS42译码器的的功能真值表如表6-6所示。从表中可见，电路的输入是8421BCD码，输出是与10个十进制数相对应的10个信号。用 表示，低电平有效。例如，当输入A3A2A1A0=0011时，输出端 =0，其余输出端均为1。当输入为10101111时，输出端全部为1，这个状态称为输入为伪码。90 YY3Y表6-6 74LS42的功能

24、真值表十进制数输 入输 出A3A2A1A0000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110伪 码1010111111111110111111111111110011111111111101111111111111101111111111111111111111111Y0Y2Y3Y4Y5Y6Y7Y8Y9Y6.1.4 数字显示电路 在数字运算中，经常

25、需要将测量或运算的结果显示出来，以便观测查看。显示数字所用的电路称为数字显示电路，常用的数字显示电路由译码器、驱动器和数码显示器件组成，译码器和驱动器集成在一块芯片中，简称显示译码器。1.数码显示器 数字显示器件的种类很多，常用的有液晶显示器（LCD），发光二极管显示器（LED）等。 （1）LED显示器。用以显示数字最常用的是数码管，将七个发光二极管封装在一起，所以又称为七段LED数码管。图6-7所示的是数码管的结构，这些发光二极管的连接方式有共阴极接法和共阳极接法两种。共阴极接法是将发光二极管的负极接在一起接地，发光二极管的正极接输入信号。共阳极接法是将发光二极管的正极接在一起接电源VCC，

26、的连接方式有共阴极接法和共阳极接法两种。共阴极接法是将发光二极管的负极接在一起接地，发光二极管的正极接输入信号。共阳极接法是将发光二极管的正极接在一起接电源VCC，发光二极管的 负极接输入信号。控制输入信号就可以控制各段的亮灭，显示不同的数字。半导体LED显示元件的工作电压在1.53V，颜色有红、黄、绿等多种颜色。常用的共阴型号有BS201、BS207等，共阳型号有BS204、BS206等。 a b c d e f g a b c d a f b e f g g e c d (a) 外形图 (b) 共阴极 (c) 共阳极 +VCC a b c d e f g 图6-7 LED数码管的结构（2）

27、液晶显示器（LED）。液晶显示器使用液态晶体材料制作的。这种材料在常温下有液体的流动性，还有固态晶体的某些光学性质。李泳液晶在电场作用下产生逛的散射或偏光作用原理，可以实现数字显示。其最大的优点是电源电压低，功耗低。 图6-8 74LS48显示译码器2.显示译码器显示译码器是将8421BCD码译成对应数码管输入端相应的高、低电平信号，驱动数码管显示出8421BCD码所表示的十进制数。显示译码器的种类和型号很多，这里74LS48为例讲解。 74LS48是8421BCD七段显示译码器，引脚排列图和逻辑符号图如图6-8所示。A、B、C、D是8421BCD码输入端，a、b、c、d、e、f、g是七段译码

28、器输出端，输出信号和输入信号是高电平有效，直接驱动共阴极数码管。 是灭灯端， 为测试灯端， 为灭灯输入/灭零输出端 ，低电平有效。RBILTRBO/BI表6-7 74LS48显示译码器的功能表功能控制端输 入输入/输出输 出DBCAabcdefg灭灯00000000灭零10000000000000试灯01111111101000011111110110001101100002100101110110131001111111001410100101100115101011101101161011010011111710111111100008110001111111191100111110011

29、101101010001101111101110011001121110010100011131110111001011141111010001111151111110000000LTRBIRBOBI /6.1.6 计算器数字显示电路制作1.器件、器材数字电路实验箱，数字万用表，导线，烙铁等。 表6-8 计算器数字显示电路元件清单序号名称元件标号型号规格数量1非门U174LS0422二-十进制译码器U274LS14713显示译码器U374LS4814共阴极数码管U4BS20115按键开关S1S9闭合式92.元器件识别与测试 集成电路的型号一般都在其表面印刷出来。集成电路由各种型号，其命名也有一

30、定的规律，一般是由前缀、数字编号、后缀组成。前缀主要为英文字母，用来表示集成电路的生产厂家及类别；后缀一般用来表示集成电路的封装形式、版本代号等。如常用的音频功率放大器LM386，因为后缀不同有LM386TF和LM386T两种类型，前者散热片绝缘，后者不绝缘，前缀LM表示该集成电路是美国国家半导体公司的产品。 集成电路的管脚识别方法如图6-9所示。图6-9 集成电路的管脚识别方法识读各元器件的引脚与功能；在数字实验箱上按各集成电路功能测试条件搭建测试电路，检测其功能，判别其好坏；用万用表检测按键开关，要求通、断良好。（1）二-十进制译码器74LS147的识别与检测74LS147的识别与检测数据

31、按表6-4加输入信号，然后检测输出编码，并自制表格完成数据记录。（2）集成逻辑门74LS04的识别与检测集成逻辑门74LS04的识别与检测按表5-11的栏目进行，并自制表格完成数据记录。（3）显示译码器74LS48的识别与检测74LS48的识别与检测按表6-7加入输入信号，然后检测其功能是否正常，并自制表格完成数据记录。（4）数码管BS201的识别与检测用数字万用表二极管测量档检测数码管各笔划引脚与公共引脚之间正反电压，完成表6-9所需数据，要求各笔划均能点亮，检测方法如图6-11所示。表6-9 数码管的检测项目a脚 b脚 c脚 d脚 e脚 f脚 g脚 DP脚 是否满足要求与公共引脚COM的正

32、向电压与公共引脚COM的反向电压各段笔划点亮情况3.电路组装 实训电路图如图6-10所示，电路图由优先编码器74LS147、非门74LS04、七段显示译码器74LS48和共阴极数码管BS201组成。图6-10 计算器数字显示电路图（1）元器件布局根据图6-10的电路原理图，在印制电路板或单孔板上完成元器件布局。根据元器件布局的原则，应使元器件布局均匀，结构紧凑，重量分布均衡，排列有序，元器件引脚成形合理。集成元件布局需先安装集成元件底座。（2）线路连接与焊接元器件布局完成后，按原理图完成元器件焊接与线路连接，并自检焊接时有无短路与虚焊，以及错误连接情况。焊接时应做到焊点光滑圆亮，大小均匀，无虚

33、、假、漏焊；连接导线颜色要规范。4.功能调试与检测 参照表6-9所示的输入条件验证74LS147和74LS48编码器的功能，并将输入结果填入表6-9中。 表6-9 优先编码器、数码管显示功能验证输入输出显示数字反码输出原码输出DCBA 00110 010111 0111000 01111001 011111010 0111111011 01111111100 011111111101 0111111111110 1111111111111 1I2I3I4I5I6I7I8I9I3Y2Y1Y0Y任务6.2 一位加法计算器的设计与制作 通过前面的学习，我们掌握了如何将计算器的计算结果显示出来，那么加

34、法计算器的计算过程如何实现呢？通过这节课的内容，我们学习如何用数字逻辑器件实现加法运算。6.2.1 加法器 在计算机中，两个二进制数的算术运算，无论加、减、乘、除都是化成若干步加法进行运算。完成加法运算的逻辑元件称为加法器，加法器又分为半加器和全加器。1.半加器 半加是指在进行加法运算时，不考虑低位的进位，只考虑本位的两个数相加的加法运算，实现半加运算的电路称为半加器。半加器的电路结构如图6-11（a）所示，逻辑符号如图6-11（b）所示。A，B为两个二进制数加数的输入端，S为本位和的输出端，C是进位信号输出端。 （a） 逻辑电路图 （b）逻辑符号 图6-11 半加器的电路结构及符号 半加器输

35、出端的逻辑函数表达式： 半加器的逻辑真值表如表6-10所示。表6-10 半加器真值表ABCBABABAS输 入输 出ABSC00000110101011012.全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，得出计算之和及进位的逻辑电路称为全加器。全加器的电路结构图如图6-12（a）所示，逻辑符号如图6-12（b）所示。图中A，B是两个1位二进制加数的输入端，Ci是低位来的进位输入端。S是本位和输出端，CO是向高位的进位输出端。全加器的逻辑函数表达式为：ABCBACOCBASii)(（a） 逻辑电路图 （b）逻辑符号图6-12 全加器的电路结构图和逻辑符号

36、 图6-13所示是集成全加器74LS183的引脚排列图，内部集成了两个1位全加器，A、B、CI是输入端，S和CO是输出端。全加器的真值表如表6-11所示。 表6-11 全加器的真值表图6-13 74LS183引脚排列图输入输出ABCISCO00000001100101001101100101010111001111113 多位加法器 一个全加器只能实现两个1位二进制数进行加法运算，如果将N个全加器组合起来，就可以实现N位二进制数的加法运算。实现多位二进制数相加运算的电路称为多位加法器。多位加法器构成时有串行进位加法器和超前进位加法器两种。（1）串行进位加法器 将N位全加器串联起来，即依次将低位

37、全加器的进位输出端CO接到相邻高位全加器的进位输入端Ci，就构成了N位串行进位加法器。例，如图6-14所示，用4个全加器构成的4位串行进位加法器。 串行进位加法器的逻辑电路简单，但运算速度不快。因为最高位的运算一定要等到所有低位的运算完成，并将进位送到后才能进行。为提高速度，可以使用超前进位加法器。图6-14 4位串行进位加法器（2） 超前进位加法器 超前进位加法器在做加法运算的同时，利用快速进位电路将进位电路把各位的进位也算出来，从而加快了运算速度。常用的集成电路有74LS283和CD4008，这种电路结构复杂，这里不再详细介绍。6.2.2 寄存器 寄存器是数字电路中的一个重要数字部件，具有

38、接收、存放及传送数码的功能。寄存器存入、输出信息的方式可分为：并行输入并行输出方式，串行输入并行输出方式，串行输入串行输出方式和并行输入串行输出方式。 移位寄存器是寄存器中的一类，除了具有存储代码的功能外，还具有移位功能。即可以在移位脉冲的作用下依次左移或右移，实现数据的串行并行转换，数值的运算以及数据处理等。图6-15 74LS194引脚图74LS194的引脚图如图6-15所示。其中，D0、D1、D2、D3是并行端，DSR为右移串行输入端，DSL为左移串行输入端；M0、M1为操作模式控制端；Q0、Q1、Q2、Q3是并行数据输出端。是无条件清零端，CP为时钟信号输入端。功能真值表如表6-12所

39、示。表6-12 74LS194功能真值表输 入输 出M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q3清零00000保持10Q0Q1Q2Q3100送数111d0d1d2d3d0d1d2d3右移10100Q0Q1Q210111Q0Q1Q2左移1100Q1Q2Q301101Q1Q2Q31MR项目小结项目小结1.常用的数制有十进制、二进制、八进制和十六进制。同一个数可以用不同的数制表示，所以不同数制之间可以进行转换。十进制数转为二进制数可以除2取余法；二进制数转成八进制数，以小数点为界，整数部分从右向左，每三位二进制对应转成一位八进制数，小数部分从左至右，每三位二进制对应转成一位八进制数；二进

40、制数转成十六进制，整数部分从右向左，每四位二进制对应转成一位十六进制数，小数部分从左至右，每四位二进制对应转成一位十六进制数。八进制和十六进制转成二进制是将其每位数分别转成三位二进制数和四位二进制数。2.数字系统中，二进制代码不仅可以用来表示数值的大小，还可以用来编码。最基本最常用的编码是二-十进制编码，它包括8421码、5421码、2421码、格雷码和余3码。3.实现编码的电路器件称为编码器，编码器分为普通编码器和优先编码器。普通编码器每次只允许输入一个信号，优先编码器可以同时输入多个信号，但只对优先级最高者进行编码。 4.译码器是将具有特定含义的一组代码翻译成对应高低电平输出的器件，基本常

41、用的译码器有二进制译码器和显示译码器。74LS138是其中常用的二进制译码器之一，它不仅能够实现译码功能，还能实现各种逻辑函数。常用的显示译码器有数码管显示译码器。数码管有共阴和共阳极两种接法，应分相应的显示译码器配套使用。5.加法器是数字电路中常用的逻辑器件之一，分为半加器和全加器两种。一位全加器或半加器可以实现两个一位二进制数相加。半加器实现的是加数和被加数相加，而不考虑低位来的进位信号；全加器实现的是加数、被加数和低位来的进位信号三者相加。多个一位加法器可以构成多位加法器。6.寄存器可以存储二进制数。寄存器读写数据的方式有串行和并行两种。寄存器可分为普通寄存器和移位寄存器两类。移位寄存器不仅能存储数据，还可以实现数据的左移与右移。 7.数字集成电路的识别主要是从功能表掌握其功能，其好坏判别主要是搭建电路检测功能是否正常。8.数字电路在布局与布线时要做到所有集成电路标志方向一致，开关要方便操作。在数字电路原理图中一般不画出电源线，在布线时要考虑电源线的布局。数字电路，特别是数字集成电路只要原理电路正确，一般不需要调试。只要按规定步骤操作就可以检测电路的功能。