2017年桂林电子科技大学考研专业课试题824计算机组成原理+计算机网络 A.doc
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《2017年桂林电子科技大学考研专业课试题824计算机组成原理+计算机网络 A.doc》由用户(雁南飞1234)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2017年桂林电子科技大学考研专业课试题824计算机组成原理+计算机网络 2017 桂林 电子科技大学 考研 专业课 试题 824 计算机 组成 原理 计算机网络
- 资源描述:
-
1、桂林电子科技大学2017年硕士研究生统一入学考试试题科目代码:824科目名称:计算机组成原理计算机网络A卷注意:答案必须全部写在答题纸上,写在试题上无效;答案要标注题号,答题纸要填写姓名和考号,并标注页码与总页数;交卷时,将答题纸与试题一起装入试卷袋,密封签字。计算机组成原理一、单项选择题(本大题共5小题,每小题2分,共10分。在每小题的四个备选答案中选出一个符合题意的,并将其前面的序号填在答题纸上。)1. 完整的计算机系统包括( )。 运算器、存储器、控制器 外部设备和主机 主机和实用程序 硬件系统和软件系统2. 若机器字长为32位,在浮点数据表示时阶符占1位,阶码值占7位,数符占1位,尾数
2、值占23位,阶码用移码表示,尾数用原码表示,则该浮点数格式所能表示的最小负数为( )。 -1 -2-151 (1-2-23)2127 21273. 有关高速缓冲存储器Cache的说法正确的是( )。 只能在CPU以外 CPU内外都可设置Cache 只能在CPU以内 若Cache存在,CPU就不能再访问主存4. 某指令系统中指令字长均为16位,每个操作数的地址码长6位,设系统有双操作数指令 、单操作数指令和无操作数指令三类。若双操作数指令有14条,无操作数指令有130条,问单操作数指令最多可设计( )条。 125 126 127 1285在CPU中,用来保存运算器的运算结果状态、程序运行时的工作
3、状态及机器的状态信息的寄存器是( )。 程序计数器PC 指令寄存器IR 地址寄存器AR 状态字寄存器PSW二、填空题(本大题共5 小题。每小题2 分,共10分。把答案填在答题纸上。)1. 计算机硬件由运算器、控制器、存储器、输入设备和输出设备等五大部件组成,运算器的核心部件是,控制器的核心部件是。2. 若x=-0.1100010,则x原= ,x反= 。3. 某计算机采用4体(M0,M1,M2,M3)交叉存储器,当CPU访问存储器的十六进制的地址码是72A5时,选中的是 体存储器。4. 计算机能够直接识别和执行的唯一计算机语言是 。5. 水平型微指令格式由和两大部分组成,其中后者又由P字段和直接
4、微地址两部分组成。三、用一台40MHz处理机执行标准测试程序,程序所含的混合指令数和每类指令的CPI如下表所示,求有效CPI、MIPS速率和程序的执行时间。 (共10分)指令类型整数运算数据传送浮点操作控制传送指令数4500032000150008000CPI1222四、设有一台计算机,其指令长度为16位,有一类RS型指令的格式如下:15 109 87 65 0OPRMODA其中,OP为操作码,占6位;R为寄存器编号,占2位,可访问4个不同的通用寄存器;MOD为寻址方式,占2位,与形式地址A一起决定源操作数,规定如下: MOD=00,为立即寻址,A为立即数; MOD=01,为相对寻址,A为位移
5、量; MOD=10,为变址寻址,A为位移量。如下图所示,假定要执行的指令为加法指令,存放在1000H单元中,形式地址A的编码为02H,其中H表示十六进制数。该指令执行前存储器和寄存器的存储情况如下图所示,假定此加法指令的两个源操作数中一个来自于形式地址A或者主存,另一个来自于目的寄存器R0,并且加法的结果一定存放在目的寄存器R0中。地址内容1000H指令代码2000H1001H1000H变址寄存器Rx1002H1100H1003H1200H0100HR02001H2000H2002H3000H 在以下几种情况下,该指令执行后,R0和PC的内容为多少?(共10分) (1)若MOD=00,(R0)
6、= ; (2)若MOD=01,(R0)= ;(3)若MOD=10,(R0)= ;(PC)= 。五、设主存储器容量为64M字,字长为64位,模块数m=8,分别用顺序方式和交叉方式进行组织。主存储器的存储周期T=100ns,数据总线宽度为64位,总线传送周期=50ns。若按地址顺序连续读取16个字,问顺序存储器和交叉存储器的带宽各是多少?(共10分)六、单总线结构机器的数据通路如下图所示。其中,IR为指令寄存器,PC为程序计数器,MAR为主存地址寄存器,MDR为主存数据缓冲寄存器,R0Rn-1为n个通用寄存器,Y为ALU的输入数据暂存寄存器,Z为ALU的结果暂存寄存器,SR为状态寄存器。画出加法指
展开阅读全文