吉大通信数电课件-第4章-组合逻辑电路.ppt

1、 第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路：输入信号输入信号输出信号输出信号X2X1组合组合逻辑逻辑电路电路XnYnY2Y1在任何时刻输出状态仅取决于该时刻输入，在任何时刻输出状态仅取决于该时刻输入，而与过去时刻的输入值无关。而与过去时刻的输入值无关。4.1 概述概述组合电路的特点：组合电路的特点：1.单纯由各类门电路组成；单纯由各类门电路组成；2.电路的输出和输入之间没电路的输出和输入之间没有反馈途径；有反馈途径；3.电路中不包含存储元件。电路中不包含存储元件。组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能

2、分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计4.2 组合逻辑电路分析组合逻辑电路分析电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系 分析步骤：分析步骤：逻辑图逻辑图逻辑式逻辑式变换逻辑变换逻辑式式真值表真值表分析分析功能功能例例4-1：分析下图的逻辑功能。分析下图的逻辑功能。 PABCLAPBPCPAABCBABCCABC()LABC ABCABCABCABCA B C真值表真值表电路的逻辑功能电路的逻辑功能由真值表可知，当由真值表可知，当3个个输入变量输入变量 A、B、C 取取值一致时，输出值一致时，输出L=0，否则输出否则输出L=1 。所以。所以这个电路

3、可以判断这个电路可以判断3个个输入变量的取值是否输入变量的取值是否一致，故称为：一致，故称为：不一不一致电路致电路。例例4-2：分析下图的逻辑功能。分析下图的逻辑功能。 CABCBACBACBAD CABCABCAB真值表真值表步骤3:该电路为一位全减器全减器.1,2,4,7CABCBACBACBAD CABCABCAB1,2,3,7= 4.3 常用的组合逻辑器件常用的组合逻辑器件4.3.1 编码器编码器将二进制码按一定的规律进行编排，使每一组将二进制码按一定的规律进行编排，使每一组代码具有一定的含义（代表某个数或符号），这一代码具有一定的含义（代表某个数或符号），这一过程称为过程称为编码编码

4、。实现编码的逻辑电路称为。实现编码的逻辑电路称为编码器编码器。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种种不同的组合，可以表示不同的组合，可以表示2n个信号。个信号。一、二进制编码器一、二进制编码器二进制编码器的作用：二进制编码器的作用：将一系列信号状态编制成将一系列信号状态编制成二进制代码。二进制代码。编码器的分类：编码器的分类：普通编码器和优先编码器。普通编码器和优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信号，否则任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有效编码

5、信号。当同允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。先级别，只对其中优先权最高的一个进行编码。I0 I1 An-1 0 A1 1n2 - -I二进制二进制 编码器编码器 2n个个 输入输入 n位二进位二进制码输出制码输出 A3 3线线-8-8线编码器的结构框图线编码器的结构框图编码器的工作原理编码器的工作原理 I0 I1 7I8 8线线-3-3线线编码器编码器 8 个个 输入输入 3位二进位二进制码输出制码输出 A2 A1 A0 （2）真值表）真值表1

6、000010000100001I5I4I3I2I1I0 1000I7I6A1A21A000010001000100010000000000000000000000000000000000010000111111111000127654AI I I I17632AI I I I07531AI I I I27654AI I I I17632AI I I I07531AI I I I2.优先编码器（自学）优先编码器（自学）4.3.2 译码器译码器译码是编码的逆过程，将输入的每个二进制代译码是编码的逆过程，将输入的每个二进制代码赋予的含义码赋予的含义“翻译翻译”过来，并给出相应的输出信过来，并给出相应

7、的输出信号。号。一、二进制译码器一、二进制译码器二进制译码器的作用：二进制译码器的作用：将将n种输入的组合译成种输入的组合译成2n种电路状态。也叫种电路状态。也叫n-2n线译码器。线译码器。译码器的输入译码器的输入 一组二进制代码一组二进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号.译码器的分类译码器的分类变量译码器变量译码器:将地址码转换为有效信号将地址码转换为有效信号;显示译码器显示译码器:驱动数码管显示数字或字符驱动数码管显示数字或字符;2-4线译码器线译码器2线线4线译码器的功能表线译码器的功能表S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。0S 0YA B0

8、m1YAB1m2YAB2m3YAB3m时，由表可写出各输出函数式：时，由表可写出各输出函数式：=；=；=；=0Y1Y2Y4Y5Y6Y7Y3Y1S32SS 11S032SS为高有效为高有效。为低有效。为低有效。正常译码条件正常译码条件: :012AAA012AAA012AAA012AAA012AAA012AAA012AAA012AAA0m1m2m3m4m5m6m7m 3-83-8译码器是译码器是A A2 2、A A1 1、A A0 0三个变三个变量的全部最小项量的全部最小项译码输出，所以译码输出，所以把这种译码器叫把这种译码器叫做做最小项译码器。最小项译码器。A2A1A0为地址码输入端4线-16

9、线译码器二、数字显示译码器二、数字显示译码器二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到习惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是七段七段显示器件。显示器件。bcdefgaabcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段显示器件的工作原理：七段显示器件的工作原理： 发光二极管可以单独封装，也可以组合封装为LED数码管。 发光二极管按驱动方式又分为共阳

10、极和共阴极接法。输入低有效输入低有效输入高有效输入高有效共阳极接法共阳极接法共阴极接法共阴极接法 液晶显示器件液晶显示器件( (LCDLCD) ) LCD是一种平板薄型显示器件，驱动电压低，工作电流非常小，配合CMOS电路可以组成微功耗系统。abfgcdeabcdefgcdea bfgabfgcdeV5 A3A0是字型译码器输入的BCD地址代码。 Y a Y g表示字型译码器的段位显示代码。并规定灯亮为灯亮为“1”1”，不亮为，不亮为“0”0”。所以输出为高电平，可以驱动共阴极共阴极LED数码管。LTRBIRBOBI / 灯测试输入端灯测试输入端LT 消隐输入端消隐输入端BI 灭灭“0”0”输

11、入端输入端RBIRBO 灭灭“0”0”输出端输出端控制端：控制端：RBOBI /表示消隐输入 / 灭 0 输出端。84213A2A1A0A7448abcdefgaYbYcYeYfYgYdYLTBIRBIRBO 灯测试输入端主灯测试输入端主要用于检查要用于检查LEDLED的好的好坏。坏。 消隐输入端（与消隐输入端（与灭灭“0”0”输出端共用）输出端共用） 灭灭“0”0”输入端，输入端，熄灭无意义的熄灭无意义的0 0 灭灭“0”0”输出端与输出端与（灭（灭“0”0”输入端配输入端配合使用）合使用）0 时，输出时，输出 a g 全全“1”七段全亮。七段全亮。1 时，正常译码。时，正常译码。0 时，不

12、管输入何种状态，输出全时，不管输入何种状态，输出全01 时，正常译码。时，正常译码。0 时，灭掉不要显示的时，灭掉不要显示的0，00111 时，显示时，显示0,不灭中间不灭中间0。101101即：灭即：灭0输入等于输入等于0,灭灭0输出一定等于输出一定等于0。十十A A3 3A A2 2A A1 1A A0 0a ab bc cd de ef fg g显示显示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X01111111000

13、081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX11111111LTRBIRBOBI /agbcefd 从功能表中看出：表中列出输入从功能表中看出：表中列出输入BCD代码的前十个状态与代码的前十个状态与Y a Y b 十个字型对应关系外，还规定了输入为十个字型对应关系外，还规定了输入为10101111这六个状态这六个状态下的

14、显示字型。下的显示字型。G13YaG14YbG15YcG16YdG17YeG18YfG19Yg1&11G1G2G3G4G5G9G10G6G7G11G8G12RBILTBI/RBOA0A1A2A31A0A1A2A3&1111111 A3 A0 = 00000RBI1LT当：（功能表倒数第二行）0RBO表示本位应显示的0已经灭掉。功能扩展应用 将灭0输出和灭0输入配合使用，可以实现多位数码显示的灭0控制。 例：用六位译码、显示器和规定小数点位构成具有灭0功能的十进制显示器。 整数部分整数部分：最高位灭0输入接地，表示灭掉最高位无意义的0。灭0输入等于0,灭0输出一定等于0,表示可以连续灭掉高位四个

15、0。 小数部分小数部分：灭0输入和灭0输出相反，最低位灭0输入接地，同样灭0输入等于0,灭0输出一定等于0，表示可以连续灭掉低位两个0。最高位接高电平，表示不灭0。4.3.3数据选择器数据选择器从一组数据中选择一路信号进行传输的电路，从一组数据中选择一路信号进行传输的电路，称为称为数据选择器数据选择器。控制信号控制信号输入信号输入信号输出信号输出信号数据选择器类似一个多投开关。选择哪一路信数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。号由相应的一组控制信号控制。A0A1D3D2D1D0W四选一集成数据选择器四选一集成数据选择器74LS1531S功能表功能表控制端控制端：

16、低电平有效。低电平有效。1S选择端选择端A1 A0 ：为两个为两个4选选1数据选择器共用。数据选择器共用。其中其中例：例：用一片用一片74LS153组成组成8选选1: A2=0:(1)工作；工作； A2=1:(2)工作。工作。D1D7D0D2D3D4D5D6 Y1D01SY1Y21D11D21D32D02S2D12D22D374LS153(1)(2)BAA2(低位）低位）(高位）高位）A0A1选选择择信信号号（三位）（三位）1八选一集成数据选择器八选一集成数据选择器74LS151输入输入 输出输出 A2 A1 A0 Y 1 0 1 0 0 0 1 1 1 0 D0 D7 S功能表功能表Y0D7

17、D 4.3.4 加法器加法器1 1 0 11 0 0 1+举例：举例：A=1101, B=1001， 计算计算A+B。01101加法运算的基本规则加法运算的基本规则：(1) 逢二进一。逢二进一。(2) 最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。(3) 其余各位都是三个数相加，包括加数被、加数其余各位都是三个数相加，包括加数被、加数和低位来的进位。和低位来的进位。(4) 任何位相加都产生两个结果：本位和、向高位任何位相加都产生两个结果：本位和、向高位的进位。的进位。用半加器实现用半加器实现用全加器实现用全加器实现一、半加器一、半加器半加运算不考虑从低位来

18、的进位。设：半加运算不考虑从低位来的进位。设： A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABAS ABC 逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号BABABAS ABC =1&ABSC二、全加器：二、全加器：Ai-加数；加数；Bi-被加数；被加数；Ci-1-低位的进位；低位的进位；Si-本位和；本位和；Ci-进位。进位。1111iiiiiiiiiiiiiSA BCAB CA B CABC-111()()iiiiiiiiiAB CAB CABC-1111iii

19、iiiiiiiiiiCABCA BCAB CABC- 1()CiiiiiA BAB-4.3.5数字比较器数字比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等。）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个）除比较两个数是否相等外，还要比较两个数的大小。数的大小。第一类的逻辑功能较简单，下面重点介绍第一类的逻辑功能较简单，下面重点介绍第二类第二类比较器。比较器。一、一位数值比较器一、一位数值比较器输输入入 输输出出 A B AB A=B AB 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 功能表功能表BABA ”“ABBABA ”

20、“BABA”“& 1ABABA=BABABAB）i-1（A=B）i-1（AB）i（A=B）i（AB）i比较结果向比较结果向高位输出高位输出数值比较器的位数扩展高位片高位片输出输出低位片低位片 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B YAB YA=B YAB C0 IAB IAB IA=B YAB YA=B YAB C1 0 1 0 FAB FA=B FAB B3A3B0A0B7A7B4A4串联扩展方式串联扩展方式缺点：

21、延时大缺点：延时大4.4组合逻辑电路设计方法4.4.1组合逻辑电路的设计方法组合逻辑电路的设计方法4.4.2用用SSI设计组合逻辑电路设计组合逻辑电路【例【例4-4】 试用试用与非门与非门设计一个组合逻辑电路，完成设计一个组合逻辑电路，完成如下逻辑功能：有三个班学生上自习，大教室能容纳如下逻辑功能：有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：室是否开灯的逻辑控制电路，要求如下： 一个班学生上自习，开小教室的灯；一个班学生上自习，开小教室的灯； 两个班上自习，开大教室的灯；两个班上

22、自习，开大教室的灯； 三个班上自习，两教室均开灯。三个班上自习，两教室均开灯。第二步：列真值表第二步：列真值表 。第一步：逻辑抽象。第一步：逻辑抽象。A B CY G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01 01 1第三步：写出逻辑表达式并化简第三步：写出逻辑表达式并化简ABBCACABBCACYABCCBACBACBAABCCBACBACBAG第四步：画逻辑图【例【例4-5】 设计一个电路，用于判别一位设计一个电路，用于判别一位8421码是否码是否大于大于5。大于。大于5时，电路输出时，电路输出1，否则输出，否则输

23、出0。分别用与。分别用与非门和或非门实现。非门和或非门实现。解：（1）用与非门实现的步骤如下：第一步：根据题意列真值表A B C DY 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000001111第二步：求最简的与或表达式第二步：求最简的与或表达式Y=A+BC 第三步：根据选择的器件类型，求出相应表达式第三步：根据选择的器件类型，求出相应表达式BCAY第四步：画逻辑图（2）用）用或非门或非门实现的步骤如下：实现的

24、步骤如下：得到得到或与或与表达式的步骤：表达式的步骤：YA BAC用反演规则，求出Y的最简或与表达式。()()() ()()()YABACABACABAC【例【例4-6】 用门电路设计一个将用门电路设计一个将8421BCD码转换为余码转换为余3码码的变换电路的变换电路 （1）分析题意，列真值表。 A B C D E3 E2 E1 E00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0

25、10 1 1 0 0 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 （2）选择器件，由卡诺图写出输出函数表达式。BDBCABDBCAE3DCBDBCDBCBDCBE2DCCDDCE1DE 04.4.3 用用MSI设计组合逻辑电路设计组合逻辑电路中规模组件都是为了实现专门的逻辑功中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一能而设计，但是通过适当的连接，可以实现一般的逻辑功能。般的逻辑功能。用中规模组件设计逻辑电路，可以减少连用中规模组件设计逻辑电路，可以减少连线、提高可靠性。线、提高可靠性。ROM和可编程阵列（和可编程阵列（PLA

26、)产生组合逻辑函产生组合逻辑函数方法在第七章和第八章介绍。数方法在第七章和第八章介绍。1.用译码器实现组合逻辑函数用译码器实现组合逻辑函数YABBCAC【例4-7】 试用译码器和门电路实现逻辑函数（1）先将逻辑函数转换成最小项表达式，再转换成与非与非式。 YABCABCABCABC=m3+m5+m6+m7=3567mmmm【例4-8】 某组合逻辑电路的真值表见表4-19，试用译码器和门电路设计该逻辑电路。输 入输 出A B CL F G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 0

27、LA BCABCAB CABC12471247mmmmmmmmFABCABCABC356356mmmmmmGA B CABCAB CABC02460246mmmmmmmmn-2n 线译码器，包含了线译码器，包含了n变量所有的变量所有的最小项。加上与非门，可以组成任最小项。加上与非门，可以组成任何形式的输入变量小于何形式的输入变量小于n的组合逻辑的组合逻辑函数。函数。用译码器设计多输出计逻辑电路小结用译码器设计多输出计逻辑电路小结若要产生若要产生多输出多输出逻辑函数时逻辑函数时, 使使用译码器用译码器+门电路门电路较有利。较有利。2.用数据选择器设计逻辑电路用数据选择器设计逻辑电路输输 入入输输

28、 出出A1A0W 10000D0010D1100D2110D3E四选一选择器功能表四选一选择器功能表时：时：0E 类似三变量函数的表达式！类似三变量函数的表达式！)()()()(013102011010AADAADAADAADW 【例4-9】 试用8选1数据选择器74151实现逻辑函数LABBCAC当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，直接用数据选择器来实现逻辑函数。（2）L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。（1）将逻辑函数转换成最小项表达式LABCABCABCA

29、BC=m3+m5+m6+m7。【例4-10】试用4选1数据选择器产生逻辑函数。当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，分离多余的变量，把它们加到适当的数据输入端。（2）（1）ZA B CABCAB101000112103YA A DA A DA A DA A D01ZAB CABAB CAB（3）1AA0AB0DC10D 2DC31D 对照Y式与Z式知，只要令：；例：例：利用四选一选择器实现如下逻辑函数。利用四选一选择器实现如下逻辑函数。AGGARGARGARY 与四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较)()()()(013102011010AADAADAA

30、DAADW 可以令：可以令：0AA 1AG RDD10 RD2 变换变换）（）（）（GA1)AG(RAGRAGRY 1D3 接线图接线图D0D1D2D3A0A1WAGRY“1”74LS1531. 用用n位地址输入的数据选择器，可以位地址输入的数据选择器，可以产生任何一种输入变量数不大于产生任何一种输入变量数不大于n+1的组合逻辑函数。的组合逻辑函数。2. 设计时可以采用函数式比较法。控制设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合端作为输入端，数据输入端可以综合为一个输入端。为一个输入端。用数据选择器设计逻辑电路小结用数据选择器设计逻辑电路小结4.5 组合逻辑电路中的竞争冒

31、险组合逻辑电路中的竞争冒险2.2.竞争冒险的识别竞争冒险的识别1.1.产生竞争冒险的原因产生竞争冒险的原因3.3.竞争冒险的消除方法竞争冒险的消除方法 &1 G2 G1 AL AA 0 AAL不考虑门的延时不考虑门的延时AAL 考虑门的延时考虑门的延时L1.1.产生竞争冒险的原因产生竞争冒险的原因1冒险冒险A A G2 G1 A AAL 1 1 LAA1 L不考虑门的延时不考虑门的延时考虑门的延时考虑门的延时L 0冒险冒险“0冒险冒险”和和“1冒险冒险”统称统称冒险冒险，是一种干扰脉冲，是一种干扰脉冲，有可能引起后级电路的错误动作。有可能引起后级电路的错误动作。产生冒险的原因是由于一个门（如产

32、生冒险的原因是由于一个门（如G2）的两个互补）的两个互补的输入信号分别经过两条路径传输，由于延迟时的输入信号分别经过两条路径传输，由于延迟时间不同，而到达的时间不同，这种现象称为间不同，而到达的时间不同，这种现象称为竞争竞争。2.竞争冒险的识别竞争冒险的识别当电路输出端的逻辑函数表达式，在取特定值（当电路输出端的逻辑函数表达式，在取特定值（0 0或或1 1）时可以简化）时可以简化成两个互补信号相乘或者相加，即成两个互补信号相乘或者相加，即AAL AAL 或者或者 前者称为前者称为1 1冒险；后者称为冒险；后者称为0 0冒险冒险BCCAL【例【例4-11】 判断下图所示电路是否存在判断下图所示电

33、路是否存在冒险冒险，如有，指出冒险，如有，指出冒险类型。类型。CCL 当当A=B=1时时该电路存在该电路存在0冒险。冒险。 例例4-124-12 A = C = 0时时)(CBBAL 该电路存在该电路存在1冒险。冒险。BBL 3. 冒险现象的消除方法冒险现象的消除方法（1 1）加冗余项）加冗余项 LACBCAB当当A=B=1时时1 CCL1.1.变换逻辑式，消去互补变量变换逻辑式，消去互补变量 为消掉为消掉BB，变换逻辑函数式为，变换逻辑函数式为 )(CBBAL LABACBCA = C = 0时时,L=0，不会产生冒险。，不会产生冒险。（3 3）增加选通信号）增加选通信号 在电路中增加一个在

34、电路中增加一个选通脉冲，选通脉冲，接到可能产生冒险的门电路的接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。冲，将门打开。这样，输出就不会出现冒险脉冲。P（4）增加输出滤波电容增加输出滤波电容 由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为可能产生冒险的门电路输出端并接一个滤波电容（一般为420 pF），），利用电容两端的电压不能突变的特性利用电容两端的电压不能突变的特性，使输，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。险现象的作用。420pF 练习练习写出下图所示电路的逻辑表达式，并化简为最简与或表达式。 1F =A B C+AB2F =(1, 2, 4, 7)m3F =AC+BC解：解：2S3S1S练习练习写出下图所示电路的逻辑表达式，并化简为最简与或写出下图所示电路的逻辑表达式，并化简为最简与或表达式。表达式。 1F =A B C+A B 0+A B C+A B 1=A B C+AB+AC2F =A B 0+A B C+A B C+A B 1=ABACBC解：解：2S1S