变电站GPS对时IRIG-B码.课件.ppt

1、姓名：霍建彬 导师：杨奇逊 教授1、课题的背景及意义2、几种对时方式的比较 得到IRIG-B码对时方案的优越性3、IRIG-B码解码器设计4、VME总线特性分析 及在电力自动化装置中应用问题分析1、随着变电站自动化技术的发展，对统一时钟的要求越来越高，精确的统一时钟在故障记录、事故分析、完成时序相关控制等方面有重要意义。对时的方法有很多种，经过比较，利用GPS接收装置发出的直流IRIG-B码进行变电站对时的方案，是一种廉价、精确的对时方案。这种对时方案及其用到的IRIG-B码解码器的设计研究，对提高对时的精确性很有意义。2、VME总线是一种高性能、并行方式、实时性好、可靠性高、机械性能好及抗电

2、磁干扰能力强的一种系统总线，可用于多CPU、高速数据传输、实时性要求高和电磁干扰严重的场合。其多方面的优越性可被电力系统装置所应用，对提高装置性能、增强装置功能有重要意义。目前，国外电气公司已经将VME总线应用于电力系统装置中，国内正处于研发阶段。本文主要对VME总线性能和应用中需要解决的问题进行分析。1、传统对时方案 传统的对时方法有循环式远动规约中的时间同步方法和IEC60870-5-101和IEC60870-5-103中的时间同步方法。这些方法都是先对主站进行对时，然后通过网络传输时间命令，在帧长时间已知和上下行通道延时相等的基础上，计算出时间校正值，对子站时间进行校正，从而完成对子站的

3、时间同步。 2、传统对时方法中的问题 传统对时方法中的传输延时包括三个部分：发送延时、接收延时和通道延时。除通道延时外，其他延时中都存在离散因素，因此基于发送延时和接收延时一致的传统时间同步方法必然存在比较大的误差，而且此误差随着网络复杂程度的增加而增加。传统时间同步方法造成的通讯负担非常严重，因为时间同步过程通常具有最高优先级。 传统对时方法在实际应用中，一般在主站端外接标准时间源来实现标准时间同步，使用这种方法各个级别时间同步误差将产生积累。因此，传统时间同步方案通常只能实现站内时间同步或系统时间同步，对较高标准的时间同步，往往束手无策。 GPS系统由24颗卫星和五个地面站组成，每当卫星飞

4、越地面站，地面站就对其位置和时间进行校正。目前，GPS接收器时间精度能够达到1-2us，能够满足电力系统要求，因此可利用GPS对时方法进行时间同步。我们关心的主要是GPS接收器时间信号的输出形式：串行口输出、秒脉冲输出和IRIG-B码输出。 以CSC2000系统网络对时方法为例进行分析。CSC2000综合自动化系统是分布式的综合自动化系统，主站与所有分散单元之间只有网络线相连，系统通过网络来完成时间同步。在大港220KV变电站中，对时系统由GPS卫星接收装置、CSM300C主站、具备双网MMI的智能装置三个部分组成。GPS接收器的卫星时钟，是全站的统一时钟源。CSM300C是GPS时钟信号转换

5、为网络对时信息的执行机构。装置的时钟是系统时钟同步的最终目的。CSC2000系统网络时间同步系统构成单线图为：误差分析：这一系统的误差分为两个部分：1、绝对误差，即CPU时钟与标准时间的差值。2、相对误差，即各CPU之间的时钟误差。经过实测，相对误差平均为5ms左右，最大在8ms之内。当采用一些改进措施后，如：采用外部中断的方式完成CPU对时、加密采样间隔、采用高精度的时钟芯片及配套晶体、减小CPU晶体的频率偏差等，可以达到1ms的时钟同步要求。为了实现GPS秒脉冲对时：1、在控制室设有一个GPS时钟，通过RS232C接口将时间同步信息发送到CSM300C主站；2、在每个保护小间内都设有一个G

6、PS时钟，这个GPS时钟的秒脉冲信号经过光电隔离后，连接到各面控制和保护盘。 其误差有两个原因，一是在网络对时中分析的CPU采样中断间隔造成，另外一个是MMI毫秒中断中读取GPS秒脉冲所造成的误差。 CSC2000系统采用秒脉冲时间同步方案后，时间同步的精度达到了小于1毫秒的要求。但是，这种时间同步方法也存在对通讯的依赖。虽然这种依赖只在装置刚上电，或者长期失去秒脉冲后才存在，但它依然形成了时间同步系统与通讯介质、通讯规约、通道延迟时间等的相关性。另外每个保护小间都要安装GPS接收器，成本高。为了解决这一问题，可以考虑采用带有IRIG-B格式输出的GPS时钟，利用IRIG-B输出信号来构成独立

7、的时间同步系统。首先分析IRIG-B码格式，如下图所示： 经过分析，可以通过判断两个连续8ms宽脉冲的第二个8ms的上升沿，来判断出准确的秒时刻，并可得出相对于秒脉冲和RS232C信号的优越性：1）相对于秒脉冲，其信息体中包含有完整的时间信息，不再需要额外的时间信息来帮助实现精确对时 。2）相对于RS232C，用一个位信号建立准确的秒变位时刻，不需要系统读取一个完整字节后计算标准时刻。 因此，利用IRIG-B信号构成的分布时间同步系统，既具有很高的精度，又可以独立于站内数据通讯网络，这在各种时间同步方案中是比较优秀的。 IRIG-B码对时方案方框图如下：调度端GPS远动通道远动通道RS2321

8、PPS远动通道变电站1变电站2变电站nGPS主站B码解码器B码解码器CPUCPURS232RS422/485IRIG-B码1PPS 时间码1PPS时间码装置1装置2装置n本方案采用GPS资源共享，一个变电站需要一台GPS接收机，所有不同厂家的保护、自动化装置及测控单元仅需具有通用的RS422/485接口满足IRIG-B码标准，即可接入变电站统一对时网络，具有广泛通用性，该方案具有对时准确、形成单独对时系统、设计简单、成本低的优越性。IRIG-B码解码器的设计，即基于这种对时方案。本设计选用现场可编程逻辑器件FPGA来完成主要功能，这是一种大规模集成电子器件，在完成电路设计方面具有程序和电路设计

9、简单、芯片抗干扰能力强、实时性好等特点，本设计选用ALTERA公司ACEX1K系列FPGA芯片的EP1K30TC144-3，具有3万个逻辑门，102个用户I/O，2.5V或3.3V电压水平，具有多种程序下载方式。编程环境是ALTERA公司的MAXPLUSII，应用VHDL语言来进行软件设计。IRIG-B码的设计包括软件和硬件电路板设计两个方面，下面分别介绍：通过对IRIG-B码格式的分析，由于两个连续8ms宽脉冲的第二个8ms宽脉冲的上升沿为秒的准时起始点，且5ms和2ms宽脉冲分别代表“1”和“0”，不同脉宽出现在B码的不同位置，有不同的意义和加权值。那么要正确地从B码中解出时间信号，就需要

10、判断脉冲宽度及其所在的位置，并进行加权运算，从而提取秒起始点和绝对时间信息，从而向需要对时的装置发出准确的对时脉冲和绝对时间码，完成对时。软件的设计描述用VHDL语言来实现，根据Top-Down的设计思想，分为四个功能部分：分频、解码、显示和接口。各个功能部分在MAXPLUSII环境下设计并仿真验证。B码解码器功能模块框图如下：分频解码显示接口5MHz晶振1KHz1KHz时、分、秒BCD码1PPS1PPS时间BCD码B码信号LED数码管CPU或总线1）分频：本部分引进外部5MHz的晶振频率，并将其分频为1000Hz的脉冲，为内部其他功能单元提供一个稳定的控制和计数频率源。2）显示：本部分是为了

11、显示提取的绝对时间，采用扫描显示方式。本部分又划分为四个小功能单元，分别为:计数、选择显示位，7位译码和位译码。计数部分对从分频单元来的1000Hz信号进行计数，本部分为模六计数器，通过计数来对选择显示位单元和位译码单元进行控制，7位译码单元完成LED显示译码功能。3）解码：是整个解码器最重要的部分，来完成判断提取秒头和绝对时间。本部分又可根据功能划分以下功能单元：B码脉冲宽度检测和1Hz对时脉冲提取、下降沿计数、计算绝对时间、转化为BCD码、存储。下降沿计数单元通过对B码计数，来完成对计算绝对时间单元和存储单元的控制。4）接口：来完成数据传输方式和传输时刻的控制，本设计针对51单片机，采用并

12、行总线方式传输绝对时间代码。本部分在绝对时间转换完毕并存入芯片后，向CPU发中断，以CPU处理指令的时序和发出的地址，从芯片中提取时间码。接口部分设计可根据需要对时的具体装置进行灵活设计。硬件PCB板的设计用Protel99se完成，首先确定要用到的器件，包括FPGA芯片、SN75176、5MHz有源晶振、电压变换芯片ASM1117-2.5、ASM1117-3.3、EPC1程序存储芯片、LED数码管及电容电阻等元件，通过原理图和PCB板设计，制作成B码解码器的硬件。程序的下载采用JTAG方式，可从微机中通过配置电缆直接将程序下载到FPGA芯片中。 通过软件和硬件设计，可完成从B码中解出1PPS

13、对时脉冲和绝对时间的功能。在每秒的起始点发出一个宽度为20ms的高电平对时脉冲，相对于IRIG-B码标准的秒起始点有18.6ns的延时，可将IRIG-B码中包含的秒、分、时绝对时间提取出来，并在转化为BCD码后，在相对秒起始点的420ms处发出一个宽度为10ms的中断高电平脉冲，外部装置在接受到此信号后可从FPGA芯片中获取绝对时间BCD码。程序设计是模块式设计，修改接口和添加程序不用改变程序解码部分。VME总线的前身叫作VERSA总线，它是Motorola公司于1979年设计的一种支持其MC68000CPU的总线。Motorola欧洲分部在欧式模板（Eurocard）的结构中采用了该规范，并

14、扩充为“VERSAbus-E”总线，后正式命名为VME(Versa Module Eurocard)总线。经过发展，1986年VME正式被IEC制定为总线规范 ANSI和IEEE在1987年共同制定了VME总线标准 。由于其在传输速率、支持多CPU、实时性、抗电磁干扰能力和抗机械振动能力等方面的优越性，VME总线得到了越来越多的支持，并在工控、仪表、军事等众多领域得到广泛应用。研究其在电力系统中的应用将很有意义。VME总线功能结构由总线底板接口逻辑、4组总线信号线和1组功能模块板组成 。VME总线规程有两层，底层称底板总线访问层；另一层称为VME总线数据传输层。VME总线的功能结构可分为4类，

15、每类均由一条总线和相关的功能模块组成，这些功能模块在一定控制机理作用下协调工作以完成特定任务。总的来说VME总线的4类功能结构为：数据传输类、DTB仲裁类、优先中断类及公用类。这些功能模块之间根据总线协议和通信规范，配合完成数据的传输。 VME总线和一般PC总线的最大区别在于其并行处理能力 。多CPU系统中，每个CPU只能遵循一定的协议共享系统总线。VME提供了4种不同的总线申请级别。也有多种总线仲裁方式：优先模式 、轮转模式 、单级模式 、总线释放方式 及公平申请策略 ，可根据实际情况选择仲裁模式。从而使VME总线在多CPU系统中应用，提高装置处理能力。1）高性能：VME总线支持独立32位地

16、址和32位数据总线，为了提高总线速度，VME协议在数据传输的方式上采用了独特的终端匹配技术等 ，这些技术的采用，使VME总线的传输速率达到了48Mb/s。VME总线64位技术及块传输技术的发展，使速率达到了80Mb/s，VME64的发展使速率达到160Mb/s，VME320使速率达到320Mb/s。2）并行性：VME总线支持面向多主机的并行处理 。最多可支持包含多达21个主机的大系统。3）实时性：为了获得实时响应能力，VME总线采用仲裁算法菊花链和优先权相结合的策略，给重要的任务分配高的优先权，提高了系统的实时响应能力。4）VME总线的模板具有优良的防震结构和物理特性，可满足工控机、军用及电力

17、系统条件下的应用要求。 用户开发基于VME总线的应用模块时，必须考虑到与VME总线接口的问题，需要设计模板如何接受VME总线访问及如何访问VME总线。可以选用专业公司的现成芯片或者自行设计 。1）专业芯片设计问题分析 主要考虑专业芯片和处理器接口及VME总线接口的问题，需要外围芯片解决控制逻辑和总线扩展问题，这需要根据功能进行具体选择和设计。应用芯片：VIC068A/VAC068A、VIC068A/CY7C946、CY7C946/CY7C960国外提供VME总线芯片的两个主要供应商是Cypress公司和Tundra Semiconductor公司：1）Cypress公司的VIC068A和VIC

18、64是功能全面的总线桥控制器，具有完全的主模块/从模块的功能；2）Tundra公司Universe SCV64是一种通用的单芯片的总线桥控制芯片，可以与多种类型的局部处理器一起使用。但是它们都需要外围的逻辑电路配合，同时需要完成与局部总线的接口转换，所以采用专业公司的芯片不仅价格昂贵，开发周期不一定短。 2）CPLD/FPGA设计接口问题 用CPLD/FPGA芯片进行接口设计，灵活且成本低，但是要熟悉总线的详细通信机理，且在只需要完成部分功能的情况下，更能体现设计的灵活性。而且电路设计简单，不需要复杂的外围芯片。1）美国WASCON公司研制的变电站核心控制装置G200采用了VME总线结构，站主装置G200 SMU使变电站自动化系统性能产生质的飞跃。2）GE Harris的D200变电站控制平台也采用了VME总线结构，使装置性能得到很大提高。6、总结 通过分析，VME总线具有的高性能、并行方式、实时性好、可靠性高、机械性能好及抗电磁干扰能力强的特性，非常适合应用于电力系统装置中。 主要解决的就是处理器、存储器等对VME总线的接口问题。The end！谢谢各位老师！