器件设计技术课件.pptx

1、第三讲第三讲 器件设计技术器件设计技术1 引言引言集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度，但是由于目前GaAs工艺成品率较低等原因，所以未能大量采用。 Silicon GaAs ASIC Bipoloer FET Logic Bippler MOS ECL/CML TTL IIL NMOS PMOS MNOS CMOS CMOS/SOS HSMOS Metal Gate VMOS CMOS 双极型工艺ECL/CM

2、L（ Emitter Coupled Logic/Current Mode Logic） ： 射极耦合逻辑/电流型开关逻辑TTL：Transistor Transistor Logic 晶体管-晶体管逻辑 I2L：Integrated Injection Logic 集成注入逻辑MOS 工艺NMOS、PMOS：MNOS：Metal Nitride（氮） Oxide Semiconductor (E)NMOS与(D)NMOS组成的单元CMOS: Metal Gate CMOSHSCMOS：High Speed CMOS （硅栅CMOS）CMOS/SOS：Silicon on Sapphire（兰

3、宝石上CMOS，提高抗辐射能力）VMOS：Vertical CMOS（垂直结构 CMOS提高密度及避免Latch-Up效应）GaAs集成电路GaAs这类-族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺杂硅要高出6倍。GaAs是一种化合物材料，很容易将硅离子注入到GaAs中形成MESFET（Metal Semi-conduction Field Effect Transistor）的源区与漏区，且由注入深度决定MESFET的类型。注入深度在5001000A时是增强型，而10002000A时是耗尽型。从工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺

4、一致性差，使其制造成品率远远低于硅集成电路。2 MOS晶体管的工作原理晶体管的工作原理2.1 器件结构2.2 反型层形成定性解释 反型层 2.3 MOSFET的工作原理 P -S i 衬 底 S G D E ds Ids VGS0时，IDS由S流向D，IDS随VDS变化基本呈线性关系。（3）当VDSVSat时，沟道发生夹断，出现饱和现象。（4）当VDS增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。 3 MOS管管I-V特性特性NMOS管的IV特性推导NMOS管的电流电压关系式：设：VGSVt，且VGS保持不变，则：沟道中产生感应电荷，根据电流的定义有：其中：电子平均传输时间栅

5、下感应总电子电荷数QcIds VL电子运动速度沟道长度V=n*Eds n为电子迁移率（cm/v*sec） Eds=Vds/L 沟道水平方向场强 代入： V=（n*Vds）/L 代入： 有了，关键是求Qc，需要分区讨论：dsnVL21）线性区：Vgs-VtVds设：VDS沿沟道区线性分布则：沟道平均电压等于Vds/2由电磁场理论可知：Qc=Eps0Epsox EgWL其中： tox 为栅氧厚度 Eps0为真空介电常数 Epsox为二氧化硅的介电常数 W 为栅的宽度 L 为栅的长度oxDStGStVVVEg2/令：Eps=(Eps0 Epsox)/tox 单位面积栅电容 K= Eps n 工艺因子

6、 n=K(W/L) 导电因子则：Ids=n(Vgs-Vt)-Vds/2Vds 线性区的电压-电流方程当工艺一定时，K一定，n与（W/L）有关。电子的平均传输时间L。DSDStGSnoxoxoDSnoxDStGSoxocDSVVVVLWVWLVVVQItLt2222）饱和区：Vgs-Vt0 增强型 Vtn0 耗尽型 PMOS管： Vtp0 耗尽型按负载元件：电阻负载、增强负载、耗尽负载和互补负载。按负载元件和驱动元件之间的关系：有比反相器和无比反相器。负负载载元元件件驱驱动动元元件件V 0V d d V iV ss（1）N沟增强： D GSN+N+P-SiSGDVdsVg=VtIdsVgsVtI

7、ds(b)N沟耗尽： D GSN+N+P-SiSGDVdsVg=VtIdsVgsVtIdsVg=0（C）P沟增强: D GSP+P+N-SiSGDVds(-)Vg=VtIds(-)Vgs(-)VtIds(-)（d）P沟耗尽: D GSP+P+N-SiSGDVds(-)Vg=VtIds(-)Vgs(-)VtIds(-)Vg=07.1 电阻负载反相器（E/R）Vi为低时：驱动管截止，输出为高电平：Voh=VddVi=Vdd时：输出为低电平： 其中Ron为Me的导通电阻。为了使Vol足够低，要求Ron与Rl应有合适的比例。因次，E/R反相器为有比反相器。VddRlRRVononon*VddV0Vss

8、ViR7.2 增强型负载反相器（E/E）饱和E/E反相器Vi为低电平时：Vi为高电平时:解之得：ololteieoltlddlelVVVVVVVII)()(2)(2)(2teileVVtlddVolVVtlddohVVVVddV0VssViMlMe令：则：E/E非饱和负载反相器Vi为低电平时：Voh=VddVi为高电平时：ler)(2)(2teirolVVtlddVVVVddV0VssViTlTeVggololteieolddolddtlgglelVVVVVVVVVVII( 2 )()( 2 )因为：VolVdd, Vol2(Vgg-Vtl)-Vdd所以：一般情况下，ke=kl 所以：)(2)

9、(2()(2)(2VteVirVddVddVtlVggVteVileVddVddVtlVggVol)/()/(LWlLWerE/E反相器版图VOVddVss ViVddV0VssViMlMe7.3 耗尽负载反相器（E/D）栅漏短接的E/D反相器： 工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。VddV0VssViTlTeVssV0ViVddTlTe栅源短接的E/D反相器Vi为低电平时： Te截止，Idsl=Idse=0, Voh=VddVi为低电平时：因为：V0为低，Te非饱和，Tl饱和，所以：teiroldsedslldslolteieololteiedseVVtlVIItlIV

10、VVVVVVIVV22222E/D反相器也是有比反相器VddV0IdslViClIdslV 0Vdd+Vtl VddVtlE/D反相器版图ViVddVssVoVssV0ViVdd7.4 CMOS反相器Vi为低电平时：Tm截止，Tp导通，Voh=VddVi2为高电平时：Tn导通，Tp截止，Vol=0ViV0IpInTpTn电流方程如下：设 Vtn=-Vtp 线性饱和截止VVVVVVVVVVVVVVVVIitnntnitnntnintnitnitni0220202200 线性饱和截止VVVVVVVVVVVVVVVVVVVVVItpiptpdditppdditpddptpiddtpiddtpi022

11、0202200ViVtn时： n截止 p线性 （Vivtnv0+Vtp）p管无损地将Vdd传送到输出端：V0=Vdd， 如图ab段。VtnViV0+Vtp时：n饱和 p线性 由In=-Ip得：如图bc段tniddtpiVVVVVVVVpntpio22V0+VtpViV0+Vtn时：n饱和 p饱和 由In=-Ip得：V0与Vi无关，称为CMOS反相器的域电压，如图cd段。V0+VtnViVdd+Vtp时：n线性 p饱和 由In=-Ip得：如图de段。pnVtpVddpVtnnViVddVtpViVtnVinpVtnViV220Vdd+VtpViVdd时：n线性 p截止V0=0 如图ef段。V0V

12、iVddVtha-bb-cc-dd-ee-fCMOS反相器有以下优点：（1）传输特性理想，过渡区比较陡（2）逻辑摆幅大：Voh=Vdd, Vol=0（3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。（4）只要在状态转换为be段时两管才同时导通，才有电流通过，因此功耗很小。（5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是Ratio-Less电路。 CMOS反相器的域值电压Vth，为了有良好的噪声容限，应要求Vth=Vdd/2， 如果：n=p，Vtn=|Vtp|， 则有：Vth=Vdd/2。 所以:为了满足n=p，就要求： Kn(Wn / Ln)=Kp(Wp / Lp) 为了提高电路的工作速度，一般取 Lp=Ln=Lmin 则：Wp/Wn=n/p，即p管要比n管栅宽p/n倍。CMOS反相器版图ViV oPolyDiffAlconP阱ViVssV oVddVddVss各种反相器小结：希望反相器的过渡区越陡越好，CMOS反相器最接近于理想反相器。R/EVddVi VddVdd-Vt VolVo理想波形CMOS反相器E/D反相器R/E反相器E/E饱和负载