3-3章-逻辑门电路(MOS).课件.ppt

1、3 逻辑门电路逻辑门电路3.5 TTL逻辑门电路逻辑门电路3.4 类类NMOS和和BiMOS逻辑门电路逻辑门电路3.1 逻辑门电路简介逻辑门电路简介3.7 逻辑描述中的几个问题逻辑描述中的几个问题3.3 CMOS逻辑门电路的不同输出结构及参数逻辑门电路的不同输出结构及参数3.8 逻辑门使用中的几个实际问题逻辑门使用中的几个实际问题3.2 基本基本CMOS逻辑门电路逻辑门电路3.1 逻辑门电路简介逻辑门电路简介3.1.1 各种逻辑门电路系列简介各种逻辑门电路系列简介3.1.2 开关电路开关电路1 、逻辑门逻辑门: :实现基本逻辑运算和常用逻辑运算的单元电路。实现基本逻辑运算和常用逻辑运算的单元电

2、路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 各种逻辑门电路系列简介各种逻辑门电路系列简介BiCMOS门电路门电路3.1 逻辑门电路简介逻辑门电路简介3.1.1 各种逻辑门电路系列简介各种逻辑门电路系列简介3.1.2 开关电路开关电路1.CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 40004000系列系列74HC 74HCT74VHC 74VHCT速

3、度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74AUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快负载能力强负载能力强抗干扰抗干扰功耗低功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介逻辑变量取值逻辑变量取值0或或1，对应电路中电子器件的，对应电路中

4、电子器件的“闭合闭合”与与“断开断开”。3.1.2 开关电路开关电路vO=VCC R VCC vO=0 VCC R S S (a) 输出逻辑输出逻辑1 (b) 输出逻辑输出逻辑0MOS管或管或BJT管可以作为开关。管可以作为开关。3.2 基本基本CMOS逻辑门电路逻辑门电路3.2.1 MOS管及其开关特性管及其开关特性3.2.2 CMOS反相器反相器3.2.3 其他基本其他基本CMOS逻辑门电路逻辑门电路3.2.4 CMOS传输门传输门N N沟道沟道P P沟道沟道增强型增强型耗尽型耗尽型N N沟道沟道P P沟道沟道N N沟道沟道P P沟道沟道（耗尽型）（耗尽型）FETFET场效应管场效应管JF

5、ETJFET结型结型MOSFETMOSFET绝缘栅型绝缘栅型(IGFET)(IGFET)Field Effect Transistor简称简称FET简称简称MOS3. 2. 1 MOS 管及其开关特性管及其开关特性MOSFET（Mental Oxide Semiconductor） 金属金属 氧化物氧化物 半导体半导体场效应管场效应管CMOSCMOS：NMOS、PMOS两种管子组成的电路称为互补两种管子组成的电路称为互补MOS 或或COMS。1. 结构和特性结构和特性：(1) N 沟道沟道 栅极栅极 G漏极漏极 DB 源极源极 S3V4V5VuGS = 6ViD /mA42643210uGS

6、/ViD /mA43210246810uDS /V可可变变电电阻阻区区恒流区恒流区UTNiD开启电压开启电压UTN = 2 V+ +- -uGS+ +- -uDS衬衬底底漏极特性漏极特性转移特性转移特性uDS = 6V截止区截止区P 沟道增强型沟道增强型 MOS 管管与与 N 沟道有对偶关系。沟道有对偶关系。 (2) P 沟道沟道 栅极栅极 G漏极漏极 DB 源极源极 SiD+ +- -uGS+ +- -uDS衬衬底底iD /mAiD /mA-2-40-1-2-3-40-10-8-6-4-2- 3V- 4V- 5VuGS = - 6V-1-2-3-4-6uGS /VuDS /V可可变变电电阻阻

7、区区恒流区恒流区 漏极特性漏极特性 转移特性转移特性截止区截止区UTPuDS = - 6V开启电压开启电压UTP = - 2 V参考方向参考方向2. MOS管的开关作用：管的开关作用：TNIUu DDOHOVUu V0OLO Uu(1) N 沟道增强型沟道增强型 MOS 管管+VDD+10VRD20 k BGDSuIuO+VDD+10VRD20 k GDSuIuOTNIUu 开启电压开启电压UTN = 2 ViD+VDD+10VRD20 k GDSuIuORONRDTPIUu DDOLO VUu V0OLO Uu(2) P 沟道增强型沟道增强型 MOS 管管-VDD-10VRD20 k BGD

8、SuIuO-VDD-10VRD20 k GDSuIuOTPIUu 开启电压开启电压UTP = 2 V-VDD-10VRD20 k GDSuIuOiD2. MOS管的开关作用：管的开关作用：3.2.2 CMOS 反相器反相器1.工作原理工作原理+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0 V 0V 5V截止截止导通导通 5V5 V5V 0V导通导通截止截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑图AL 逻辑表达式逻辑表达式vi (A)0vO(L)1逻辑真值表逻辑真值表10)VVVTPTNDD( AL 第一，第一，vI是高电平还是低电平是高

9、电平还是低电平 ，TN和和TP中总是一中总是一个导通而另一个截止。个导通而另一个截止。CMOS反相器的静态功耗几反相器的静态功耗几乎为零。乎为零。 第二，第二，MOS管导通电阻低，截止电阻高。使充、管导通电阻低，截止电阻高。使充、放电时间常数小，开关速度更快，具有更强的带负放电时间常数小，开关速度更快，具有更强的带负载能力。载能力。 第三，第三，MOS管的，管的，IG0，输入电阻高。，输入电阻高。 理论上可理论上可以带任意同类门，但负载门输入杂散电容会影响开以带任意同类门，但负载门输入杂散电容会影响开关速度。关速度。 CMOS反相器的重要特点：反相器的重要特点：CMOS非门电压传输特性非门电压

10、传输特性CMOS非门电流传输特性非门电流传输特性 CMOS反相器的传输特性接近理想开关特性，反相器的传输特性接近理想开关特性， 因而其因而其噪声容限大，抗干扰能力强。噪声容限大，抗干扰能力强。2.电压传输特性和电流传输特性电压传输特性和电流传输特性3. 逻辑电平（逻辑电平（输入、输出逻辑电平输入、输出逻辑电平 ）电压范围与逻辑电平的关系电压范围与逻辑电平的关系电压电压二值逻辑二值逻辑电平电平3.55v1H（高电平）（高电平）01.5v0L（低电平）（低电平）AL(Transfer characteristic )05VIN /VVOUT/V5VIHminVILmax输入高电平输入高电平输入低电

11、平输入低电平无定义无定义输出高电平输出高电平05VIN /VVOUT/V5VIHminVILmaxVOHminVOLmax输出低电平输出低电平输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIL(min)输出低电平的上限值输出低电平的上限值 VOH(max)无定义无定义导通延迟时间导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。中点所经历的时间。截止延迟时间截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的从输入波形

12、下降沿的中点到输出波形上升沿的中点所经历的时间。中点所经历的时间。2PHLPLHpdttt与非门的传输延迟时间与非门的传输延迟时间tpd： tPHLtPLHVoVi4.工作速度：工作速度： 两种状态之间转换平均时间两种状态之间转换平均时间10ns。A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1. CMOS 与与非门非门vA+VDD+5VTP1TN1TP2TN2ABLvBvL(a)(a)电路结构电路结构(b)(b)工作原理工

13、作原理VTN = 2 VVTP = 2 V0V5VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.2.3 其他基本其他基本CMOS 逻辑门电路逻辑门电路ABABL 或非门或非门BAL 2.CMOS 或或非门非门+VDD+5VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通10000V5VVTN = 2 VVTP = 2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端

14、增加有什么问题输入端增加有什么问题?AB3.2.3 其他基本其他基本CMOS 逻辑门电路逻辑门电路例例3.2.1：分析分析CMOS电路，说明其逻辑功能。电路，说明其逻辑功能。BA BABAXBAL BABA BA =A B 异或门电路异或门电路3.2.3 其他基本其他基本CMOS 逻辑门电路逻辑门电路 1.工作原理：工作原理：（设两管的开启电压（设两管的开启电压VTN=|=|VTP| |）（1 1）当当C接高电平接高电平VDD， 接低电平接低电平0 0V时，若时，若Vi在在0 0VVDD的范的范围变化，至少有一管导通，围变化，至少有一管导通，相当于一闭合开关相当于一闭合开关，将输入传到，将输入

15、传到输出，即输出，即Vo= =Vi。C（2 2）当当C接低电平接低电平0 0V， 接高电平接高电平VDD，Vi在在0 0VVDD的范围变的范围变化时，化时，TN和和TP都截止，输出呈高阻状态，都截止，输出呈高阻状态，相当于开关断开相当于开关断开。C3.2.4 CMOS传输门传输门(双向模拟开关双向模拟开关) 电路电路I / Oo/ IC(1) 传输门组成的异或门传输门组成的异或门B=0TG1断开断开, TG2导通导通 L=AB=12. 传输门的应用传输门的应用TG1导通导通, TG2断开断开 L=AB BA AL L (2) 传输门组成的数据选择器传输门组成的数据选择器C = 0， TG1通，

16、通，TG2断开，断开，L=A;C = 1， TG1断开，断开，TG2通，通，L=B。3.2.4 CMOS传输门传输门(双向模拟开关双向模拟开关) 1 1. CMOS漏极开路门漏极开路门OD3.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路D C B A TP2 0 TN2 与非门 G1 TP1 TN1 VDD VDD 1 与非门 G2 1 1）线与）线与: :在工程实践中，有时需要将几个门的输出端并联使用，在工程实践中，有时需要将几个门的输出端并联使用， 以实现以实现与与逻辑，称为逻辑，称为线与线与。CDABL 在图中的情况下，电源到在图中的情况下，电源到地之

17、间产生低阻通路，大电流地之间产生低阻通路，大电流可导致器件损毁，且无法确定可导致器件损毁，且无法确定输出是高电平还是低电平。输出是高电平还是低电平。常规的门电路是不允许输出端常规的门电路是不允许输出端直接相连实现与功能。直接相连实现与功能。 低阻通路大电流烧毁低阻通路大电流烧毁MOS管。管。L B A 与非门 G1 TP1 TN1 VDD 1 2 2）漏极开路门）漏极开路门ODOD的结构与逻辑符号的结构与逻辑符号(c)(c) 可以实现线与功能可以实现线与功能; ;CDAB (b)(b)与非逻辑不变与非逻辑不变(a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻; ;B A L 开路输出

18、 漏极 电路电路A B L 逻辑符号逻辑符号RP VDD L B A 与非门 G1 RP VDD L D C B A 与非门 G1 与非门 G2 C D RP VDD L A B CDABL输出连接输出连接3) 上拉电阻上拉电阻Rp计算计算 上拉电阻上拉电阻Rp取值的合理性影响门电路的开关速度，功取值的合理性影响门电路的开关速度，功耗，带负载能力等参数，需综合考虑这几方面因素。耗，带负载能力等参数，需综合考虑这几方面因素。IL(total)OLOLDDpIIVVR(max)(max)(min) IH(total)OH(total)IHDDpIIVVR(min)(max) 当当VO=VOL+V

19、DDIILRPnmk110IIL（total)IOL（max)+V DDIILRPnmkIIH（total)I0H（total)当当VO=VOH（1 1）实现线与。）实现线与。 逻辑关系为逻辑关系为: :4 4）OCOC门主要有以下几方面的应用：门主要有以下几方面的应用：（2 2）实现电平转换。）实现电平转换。 如图示，可使输出高电平变为如图示，可使输出高电平变为10V10V。（3 3）用做驱动器。）用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。CDABLLL21VDD L A EN B C TP TN 2.三态三态(TSL)输出门电路输出门电路10011截止导通

20、111高阻 0 输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门0 1EN A L 当当EN=1=1时，时，TP2 2和和TN2 2同时导通，同时导通，为为正常的非门，输出正常的非门，输出 L=AL=A当当EN=0=0时，时，TP2 2和和TN2 2同时截止，输出为同时截止，输出为高阻状态高阻状态。所以，这是一个高电平有效的三态门。所以，这是一个高电平有效的三态门。（1 1）三态门的工作原理）三态门的工作原理三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线）组成单向总线实现信号的分时单向传送。实现信号的

21、分时单向传送。任何时刻只能有一个门的使能端为有效，其他门输出高阻任何时刻只能有一个门的使能端为有效，其他门输出高阻DADBDN数据总线数据总线100010001DG1G2GnENENEN （2）三态门的应用）三态门的应用（b）组成双向总线）组成双向总线实现信号的分时双向传送。实现信号的分时双向传送。（2）三态门的应用）三态门的应用三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。（1）EN = 0，从总线读取数据，从总线读取数据;（2）EN= 1， 向总线传输数据。向总线传输数据。3.3.3 CMOS逻辑门的主要参数逻辑门的主要参数1CMOS逻辑门电路的系列逻辑门

22、电路的系列（1）基本的）基本的CMOS4000系列。系列。（2）高速的）高速的CMOS74HC系列。系列。（3）与）与TTL兼容的高速兼容的高速CMOS74HCT系列。系列。（4）与）与TTL兼容的新系列兼容的新系列BiMOS系列。系列。2 2CMOS逻辑门电路主要参数的特点逻辑门电路主要参数的特点（1 1）VOH（min）=0.9=0.9VDD； VOL（max）=0.01=0.01VDD。所以所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。（2 2）阈值电压）阈值电压Vth约为约为VDD/2/2。（3 3）CMOS非门的关门电平非门的关门电平VO

23、FF为为0.450.45VDD，开门电平，开门电平VON为为0.550.55VDD。因此，其高、低电平噪声容限均达因此，其高、低电平噪声容限均达0.450.45VDD。（4 4）CMOS电路的功耗很小，一般小于电路的功耗很小，一般小于1 mW/门；门；（5 5）因）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达电路有极高的输入阻抗，故其扇出系数很大，可达5050。3.3.3 CMOS逻辑门电路的重要参数逻辑门电路的重要参数1. 输入和输出的高、低电平输入和输出的高、低电平输出高电平的下限值输出高电平的下限值VOH(min)输入低电平的上限值输入低电平的上限值VIL(max)输入高电平的

24、下限值输入高电平的下限值VIL(min)输出低电平的上限值输出低电平的上限值VOH(max)输出高电平+VDD VOH(min)VOL(max ) 0 G1门vO范围 vO 输出低电平 输入高电平VIH(min) VIL(max) +VDD 0 G2门vI范围 输入低电平 vI vO vI 驱动门 G1 负载门G2 门电路的输出高低电平不是一个值，而是一个范围。门电路的输出高低电平不是一个值，而是一个范围。2噪声容限（抗干扰能力）噪声容限（抗干扰能力）高电平电压“0”2.4V0.4V3.6V的范围“1”0VV的范围低电平电压o 同样，它的输入高低电平也有一个范围，即在保证输出电平不变的条件同样

25、，它的输入高低电平也有一个范围，即在保证输出电平不变的条件下，输入电平允许波动的范围。称为下，输入电平允许波动的范围。称为噪声容限噪声容限。噪声容限表示门电路的抗。噪声容限表示门电路的抗干扰能力。干扰能力。低电平噪声容限低电平噪声容限 VNL VIL(max) - -VOL（max）0.80.8V-0.4-0.4V0.40.4V高电平噪声容限高电平噪声容限 VNHVOH（min）- -VIH(min)2.42.4V-2.0-2.0V0.40.4V 驱动门 vo负载门 vI 噪声 1 输出 1 输入 +VDD VNH VOH(min) VIH(min) VNL VOL(max) VIL(max)

26、 +VDD 0 0 G1门 vO范围 G2门 vI范围 vO vI 0 输出 0 输入 mA1V5ODDIV mA02. 0V5ODDIV mA02. 0V5ODDIV mA1 . 0V3 . 3ODDIV mA1 . 0V8 . 1ODDIV400074HC74HCT74LVC74AUC类型类型参数参数/单位单位VIL(max) /V1.01.50.80.80.6VOL(max) /V0.050.10.10.20.2VIH(min) /V4.03.52.02.01.2VOH(min) /V4.954.94.93.11.7高电平噪声容限高电平噪声容限(VNH/V)0.951.42.91.10.

27、5低电平噪声容限低电平噪声容限(VNL/V)0.951.40.70.60.4输入和输出的高、低电平输入和输出的高、低电平类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间 传输延迟时间是表征传输延迟时间是表征门电路门电路开关速度开关速度的参数，的参数，它说明门电路在输入脉冲它说明门电路在输入脉冲波形的作用下，其输出波波形的作用下，其输出波形相对于输入波形延迟了形相对于输入波形延迟了多长的时间多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出 50

28、% 90% 50% 10% tPLH tf tr 输入 50% 50% 10% 90% ttt PLHPHLpd2CMOSCMOS门电路输出互补对称：门电路输出互补对称： 1)灌电流负载灌电流负载:负载输入低电平负载输入低电平扇入数：扇入数：输入端的个数。扇出数：扇出数：正常工作的情况下，带同类型门的个数。当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引将增加，同时也将引起输出低电压起输出低电压VOL的升高。当输出为低电平，并且保证不超过的升高。当输出为低电平，并且保证不超过 输出低电平的上限值。输出低电平的上限值。4 扇入数与扇出数（带负载能力）扇入数

29、与扇出数（带负载能力）IOL IIL IIL 高电平高电平扇出数扇出数:)(I)(IN负载门负载门驱动门驱动门IHOHOH IOH :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH :负载门的输入电流为。负载门的输入电流为。2)拉电流负载拉电流负载:负载输入高电平负载输入高电平扇入数：扇入数：输入端的个数。扇出数：扇出数：正常工作的情况下，带同类型门的个数。当负载门的个数增加时，总的当负载门的个数增加时，总的拉拉电流电流IOH将增加，同时也将引将增加，同时也将引起输出起输出高高电压电压VOH的的降低降低。当输出为。当输出为高高电平，并且保证不超过电平，并且保证不超过 输出输出高高电

30、平的电平的下下限值。限值。4 扇入数与扇出数（带负载能力）扇入数与扇出数（带负载能力）IOH IIH IIH )(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平扇出数高电平扇出数:IOH :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH :负载门的输入电流为。负载门的输入电流为。1.1.MOSMOS集成电路分为集成电路分为PMOSPMOS、NMOSNMOS和和CMOSCMOS。 2.2.NMOSNMOS比比PMOSPMOS速度快。速度快。 3.3.CMOSCMOS有静态功耗低、抗干扰能力强等诸多优点成为主流有静态功耗低、抗干扰能力强等诸多优点成为主流器件。但器件。但CMOS

31、CMOS电路增加一个输入端必须增加一个电路增加一个输入端必须增加一个PMOSPMOS和一个和一个NMOSNMOS管，在某些希望芯片面积小的应用，仍采用管，在某些希望芯片面积小的应用，仍采用NMOSNMOS。4.4.类类NMOSNMOS电路可与电路可与CMOSCMOS电路相匹配。电路相匹配。3.4.1 类类NMOS门电路门电路所以输出为低电平。所以输出为低电平。VVoR(310k)DD(100200k)DS2(+12V)DS1RV1DDDS2DS1DS1OLVRRRV逻辑关系：（设两管的开启电压为逻辑关系：（设两管的开启电压为VT1T1= =VT2T2=4=4V，且，且gm1 1gm2 2 ）（

32、1 1）当输入）当输入Vi为高电平为高电平8 8V时时，TN导通，导通，TP P也导通。因为也导通。因为gm1 1gm2 2，所以两管的导通电阻所以两管的导通电阻RDS1DS1RDS2DS2，输出电压为：，输出电压为：（2 2）当输入）当输入Vi为低电平为低电平0 0V时，时， TN N截止，截止，TP P导通。导通。 VO= =VDD- -VT=8=8V =VOH ，即输出为高电平。，即输出为高电平。 电路实现了非逻辑。电路实现了非逻辑。3.4.1 3.4.1 类类NMOSNMOS门电路门电路1. 类类NMOS反相器反相器BALBAL A AL L 2. 类类NMOS与非门和或非门与非门和或

33、非门特点:功耗低、速度快、驱动力强3.4.2 BiCMOS3.4.2 BiCMOS门电路门电路 I I为高电平为高电平: :输出输出 O O为低电平。为低电平。MN,M1 ,T2导通，导通，MP,M2 ,T1截止，截止， O O=0=0。M1导通导通, , 迅速拉走迅速拉走T1的基区存储电的基区存储电荷荷; ; M2截止截止, , MN的输出电流全部作为的输出电流全部作为T2管的驱动电流管的驱动电流. . 工作原理工作原理: : I I为低电平为低电平: :输出输出 O O为高电平。为高电平。AL1MP,M2, ,T1导通，导通，MN,M1,T2截止，截止， O O=1=1。M1截止，截止，MP的输出电流全部作为的输出电流全部作为T1的驱的驱动电流。动电流。T2基区的存储电荷通过基区的存储电荷通过M2而消而消散。散。M1 、 M2加快输出状态的加快输出状态的转换转换,开关速度得到改善开关速度得到改善.