ch065康华光数字电子技术第六版课件.pptx

1、6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.5.1 寄存器和移位寄存器寄存器和移位寄存器6.5.2 计数器计数器6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路1 1、 寄存器寄存器6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。件。它的主要组成部分是触发器。 一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进位二进制代码的寄存器需要用制代码的寄存器需要用 n 个触发器组成。寄存器实际个触发器组成。寄存器实际上是

2、若干触发器的集合。上是若干触发器的集合。8位位CMOS寄存器寄存器74HC374脉冲边沿敏感的寄存器脉冲边沿敏感的寄存器8位位CMOS寄存器寄存器74HC/HCT37411111101118位位CMOS寄存器寄存器74LV374高阻高阻HHH高阻高阻LLH存入数据，禁止输出存入数据，禁止输出HHL对应内部触发对应内部触发器的状态器的状态LLL存入和读出数据存入和读出数据Q0Q7DNCP输出输出内部触发器内部触发器输输 入入工作模式工作模式OE1nNQ2、 移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位

3、移动的逻辑功能部件。码向高位或向低位移动的逻辑功能部件。按移动方式分按移动方式分单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器左移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类移位寄存器的逻辑功能移位寄存器的逻辑功能右移位寄存器右移位寄存器 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2 (1) (1) 基本移位寄存器基本移位寄存器（a a）电路）电路串行数据输入端串行数据输入端串行数据输出端串行数据输出端并行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DS

4、IQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn2写出激励方程：写出激励方程：写出状态方程：写出状态方程：(b). (b). 工作原理工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 D2=Qn1D0 D2 D1 D3 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后后2CP 后后3CP 后后4CP 后后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn2 1D Q

5、0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 1011 DSI CP 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 DSI =11010000,从高位开始输入从高位开始输入 串串行行输输出出 并并行行输输出出DPO 经过经过4个个CP脉冲作用后，从脉冲作用后，从DS I端串行输入的数码就可以端串行输入的数码就可以从从Q0 Q1 Q2 Q3并行并行输出。输出。 串入串入并出并出 经过经过7个个CP脉冲作用后，从脉冲作用后，从DSI 端串行输入的数码就可以端串行输入的数码就可以从从DO 端串行输出。端串行

6、输出。 串入串入串出串出 Q0 Q1 Q2 Q3(DSO) ( 2) 多功能双向移位寄存器多功能双向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并行输并行输入入 并行输并行输出出 右移串行输入右移串行输入（DIR） 左移串行输出左移串行输出（DOL） 右移串行输出右移串行输出（DOR） 左移串行输入左移串行输入（DIL） Q0 Q1 Q2 Q3 多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图（a）工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移 1D C1 1D C1 FFm Dm1 Dm FFm1 1D C1 FFm+1

7、 Dm+1 DIm CP S1 S0 Qm1 Qm Qm+1 00 01 10 11 实现多种功能双向移位寄存器的一种方案实现多种功能双向移位寄存器的一种方案( (仅以仅以FFm为例为例) )nmnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11nmnmQQ 1并入并入不变不变低位移低位移向高位向高位（b）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 1S C1 FF0 S1 1R R DSR S0 DI0 DI1 DI2 DI3 DSL D0 D0 CP 1S C1 F

8、F1 1R R D1 D1 1S C1 FF2 1R R D2 D2 1S C1 FF3 1R R D3 D3 CR Q0 Q1 Q2 Q3 四选一数据 选择器 MUX0 MUX1 MUX2 MUX3 74HCT194 的功能表的功能表 10 nQ11 nQ12 nQ13 nQCRnQ0nQ1nQ2nQ3nQ1nQ2nQ0nQ1nQ2nQ3nQ1nQ2nQ37D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左左移移DSL右右移移DSRS0S1行行并行输入并行输入时时钟钟CP串行输串行输入入控制信

9、控制信号号清清零零输输 出出输输 入入nQ0nQ1nQ2例例: 时序脉冲产生器。电路如图所示。画出时序脉冲产生器。电路如图所示。画出 Q0Q3波形，分波形，分析逻辑功能。析逻辑功能。解：解： 启动信号为启动信号为0: S1=1 S0=1,同步置数同步置数QAQD=0111因为因为Q0Q3总有一个为总有一个为0，S1S0=01，则，则74194始终工作始终工作在低位向高位移动循环移位在低位向高位移动循环移位的状态。的状态。启动信号为启动信号为1后后: S1=0 S0=1, 低位移向高位状态低位移向高位状态, Q3 = DSR启动启动0 1 1 10 1 1 1CPQ0 Q1Q2 Q3S1S0DS

10、R74194A B C D11CR C P Q0 Q1 Q2 1 2 3 4 Q3 01111011110111100111Q0Q3Q2Q1(2) 计数器的分类计数器的分类按脉冲输入方式，分为同步和异步计数器按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数按进位体制，分为二进制、十进制和任意进制计数器器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器概概 述述(1) 计数器的逻辑功能计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及

11、进行数字用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。运算等等。6.5.2 计计 数数 器器同步计数器同步计数器异步计数器异步计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器(1) 异步二进制计数器异步二进制计数器-4位异步二进制加法计数器位异步二进制加法计数器工作原理工作原理 FF0 R CR Q0 FF1

12、 R FF2 R FF3 R Q1 Q2 Q3 C CP C C C 1、 二进制计数器二进制计数器 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Q1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 Q3 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 结论结论:CPQff210 CPQff411 CPQff812 计数器的功能：不仅可以计数也可作为分频器计数器的功能：

13、不仅可以计数也可作为分频器。CPQff1613 Q0 CP Q1 Q2 Q3 1 2 3 4 5 6 7 8 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1tpd 2tpd 3tpd 4tpd 4tpd 如考虑每个触发器都有如考虑每个触发器都有1tpd的延时，电路会出现什么问题？的延时，电路会出现什么问题？异步计数脉冲的最小

14、周期异步计数脉冲的最小周期 Tmin=n tpd。（。（n为位数）为位数） Q0在每个在每个CP都翻转一次都翻转一次Q1仅在仅在Q0=1后的下一个后的下一个CP到来时翻转到来时翻转FF0可采用可采用T=1的的T触发器触发器FF1可采用可采用T= Q0的的T触发器触发器Q3仅在仅在Q0=Q1=Q2=1后的下后的下一个一个CP到来时翻转到来时翻转FF2可采用可采用T= Q0Q1T的触发的触发器器Q2仅在仅在Q0=Q1=1后的下一个后的下一个CP到来时翻转到来时翻转FF3可采用可采用T= Q0Q1Q2T的的触发器触发器4位二进制计数器状态表000001611111150011114010111300

15、0111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出进位输出电路状态电路状态计数顺序计数顺序(2)二进制同步加计数器二进制同步加计数器(a) 4位二进制同步加计数器逻辑图位二进制同步加计数器逻辑图-由由T触发器构成触发器构成 01230120101QQQTQQTQTT Q0 CP Q1 Q2 Q3 1tpd 4位二进制同步加计数器时序图位二进制同步加计数器时序图(b) 4位二进制同步加计数器逻辑图位二进制同步加计数器逻辑图-由由D触发器构成触发器构成nnnQTQTD

16、Q 1 01230120101QQQTQQTQTT FF0 1D C1 T0=CE CET CP FF1 1D C1 T1=Q0CE FF2 1D C1 T2=Q1Q0CE FF3 1D C1 T3=Q2Q1Q0CE Q0 Q1 Q2 Q3 TC CEP G1 G2 G3 G4 G0 (c) 计数使能和并行进位计数使能和并行进位CET、 CEP为计数使能，并行进位为计数使能，并行进位TC=Q3Q2Q1Q0CET FF0 1D C1 R Q FF1 1D C1 R Q FF2 1D C1 R Q FF3 1D C1 R Q Q0 Q1 Q2 Q3 TC D0 D1 D2 D3 CET CEP P

17、E CP CR 1 0 1 0 1 0 1 0 (d) 异步清零和同步并行置数异步清零和同步并行置数2选选1数据选择器数据选择器 清清零零 (3)(3)时序图时序图 CR PE CP CEP CET Q0 Q1 Q2 Q3 TC 计计数数 保保持持 异异步步清清零零 同同步步预预置置 D3 D0 D1 D2 TC=CETQ3Q2Q1Q074LVC161逻辑功能表逻辑功能表输输 入入输输 出出清零清零预预置置使能使能时钟时钟预置数据输入预置数据输入计计 数数进进位位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持

18、*HHHH计计数数*PECRCR的作用？的作用？PE的作用？的作用？设法跳过设法跳过16 9=7个状态个状态 74LVC161 Q0 Q1 Q2 Q3 PE TC CR D0 D1 D2 D3 CET CEP CP 11CP例例 用用74LVC161构成九进制加计数器。构成九进制加计数器。CPQ3Q2Q1Q0000001000120010.8100091001151111(a) 反馈清零法：利用异步置零输入端，在反馈清零法：利用异步置零输入端，在M进制计数器的进制计数器的 计数过程中，跳过计数过程中，跳过M-N个状态，得到个状态，得到N进制计数器的方法。进制计数器的方法。(4）应用）应用103

19、0QQCRCPQ0Q1Q2Q31001Q3Q2Q1Q0000000011000001000110100011101100101工作波形工作波形状态图状态图 74LVC161 Q0 Q1 Q2 Q3 PE TC CR D0 D1 D2 D3 CET CEP CP 11CP11 1 CP 1 1 1000 0000 0001 0010 0111 0110 0101 0100 0011 QD QC QB QA CPQ3Q2Q1Q0000001000120010.8100091001151111(b) 反馈置数法反馈置数法:利用同步置数端，在利用同步置数端，在M进制计数器的计数进制计数器的计数过程中，

20、跳过过程中，跳过M-N个状态，得到个状态，得到N进制计数器的方法。进制计数器的方法。利用同步置数端构成九进制计数器利用同步置数端构成九进制计数器03 QPE 74LVC161 Q0 Q1 Q2 Q3 PE TC CR D0 D1 D2 D3 CET CEP CP 74LVC161 Q0 Q1 Q2 Q3 PE TC CR D0 D1 D2 D3 CET CEP CP 采用后九种状态作为有效状态，用反馈置数法采用后九种状态作为有效状态，用反馈置数法 构成九进制构成九进制加计数器。加计数器。CPQDQCQBQA000001000120010.7011180111910001511111 1 CP

21、1 1 1 1 1 1 1 1 Q3 Q2 Q1 Q01 1 0 01 1 0 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 11 0 1 01 0 1 01 0 1 11 0 1 11 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 1 1000 1001 1010 1011 0111 1111 1110 1101 1100 Q3 Q2 Q1 Q0 10123QQQQCETTC CP Q0 Q1 Q2 Q3 1 1 1 0 1 1 1 0 12345678910波形图：波形图：该计数器的模为该计数器的模为9 9。分析下图所示

22、的时序逻辑电路，试画出其状态图和在分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲脉冲作用下作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？的波形，并指出计数器的模是多少？ CP D0 D1 D2 D3 CET CEP Q0 Q1 Q3 74LVC161 CP 1 PE CR Q2 0000 0001 0010 0011 0100 0101 1110 1111 1011 1010 1001 1000 0111 0110 1100 1101 Q3Q2 Q1Q0 0013QQQPEM=12例例 用用74VC161组成组成256进制计数器。进制计数器。解：解： 1片片74161是是

23、16进制计数器进制计数器 256 = 1616 所以所以256进制计数器需进制计数器需用两片用两片74161构成构成片与片之间的连接通常有两种方式：片与片之间的连接通常有两种方式：并行进位并行进位 ( (低位片的进位信号作为高位片的使能信号低位片的进位信号作为高位片的使能信号) )串行进位串行进位 ( (低位片的进位信号作为高位片的时钟脉冲，低位片的进位信号作为高位片的时钟脉冲， 即异步计数方式即异步计数方式) ) 设计思想设计思想N = 1616=256 CR PE CP D0 D1 D2 D3 CET CEP Q0 Q1 Q2 Q3 TC 74161(B) 1 1 1 1 CR PE CP

24、 D0 D1 D2 D3 CET CEP Q0 Q1 Q2 Q3 TC 1 1 74161(A) + 0 0 0 1CP0000 1111 计数状态计数状态 : 0000 0000 1111 1111并行进位：低位片的进位作为高位片的使能并行进位：低位片的进位作为高位片的使能P294 CP A B C D CET CEP QA QB QC QD TC 74161(A) 1 CP1 1 1 1 CP A B C D CET CEP QA QB QC QD TC 74161(B) 1 1 1 1 CR PE PE CR 计数状态计数状态 : 0000 0000 1111 1111采用串行进位时，为

25、什么低采用串行进位时，为什么低TC要经反相器后作为高位的要经反相器后作为高位的CP？+ 0 0 0 10000 1111 串行进位：低位片的进位作为高位片的时钟串行进位：低位片的进位作为高位片的时钟用集成计数器构成任意进制计数器的一般方法用集成计数器构成任意进制计数器的一般方法1）N M 的情况的情况（1）串行进位方式：）串行进位方式：（2）并行进位方式：）并行进位方式：-采用多片采用多片M进制计数器构成。进制计数器构成。按芯片连接方式可分为：按芯片连接方式可分为：构成异步计数器构成异步计数器构成同步计数器构成同步计数器实现的方法：实现的方法：应用举例应用举例 CP D0 D1 D2 D3 C

26、ET CEP Q0 Q1 Q2 Q3 TC 74LVC161 PE CRD D7 0 1 74LS151 D0 D1 D2 D3 D4 D5 D6 EN CBA111CPYD7 序列信号发生器序列信号发生器在在CP的作用下，的作用下，Y端产生端产生00010111循环序列信号循环序列信号如要求如要求Y端产生端产生10110010循环序列信号，如何改变电路的连接？循环序列信号，如何改变电路的连接？2. 异步二异步二-十进制计数器十进制计数器将图中电路按以下两种方式连接：将图中电路按以下两种方式连接：试分析它们的逻辑输出状态。试分析它们的逻辑输出状态。0CP1CP接计数脉冲信号，将接计数脉冲信号，

27、将Q0与与相连；相连；（1）1CP0CP接计数脉冲信号，将接计数脉冲信号，将Q3与与相连相连（2）两种连接方式的状态表两种连接方式的状态表计数顺序计数顺序连接方式连接方式1（8421码）码）连接方式连接方式2（5421码）码）Q3Q2Q1Q0Q0Q3Q2Q1000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100（1 1）工作原理）工作原理 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 置初态

28、置初态Q3Q2Q1Q0=0001， 基本环形计数器基本环形计数器 0001 0010 0100 1000 Q3Q2Q1Q0 状态图状态图3. 3. 环形计数器环形计数器第一个第一个CP:Q3Q2Q1Q0=0010， 第二个第二个CP:Q3Q2Q1Q0=0100， 第三个第三个CP:Q3Q2Q1Q0=1000， 第四个第四个CP:Q3Q2Q1Q0=0001， 第五个第五个CP:Q3Q2Q1Q0=0010， 1D Q0 CP 1D 1D 1D Q1 Q2 Q3 1D Q4 a a、电路、电路 扭环形计数器扭环形计数器b b、状态表、状态表状态编号状态编号Q4Q3Q2Q1Q0000000100001

29、200011300111401111511111611110711100811000910000c c、状态图、状态图 00000 00001 000111 00111 10000 01111 11111 11000 11110 11100 Q4Q3Q2Q1Q0 置初态置初态Q3Q2Q1Q0=0001， 040QQY 011QQY 122QQY 233QQY 344QQY 045QQY 016QQY 127QQY 238QQY 349QQY 状态编号状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000译码电路简单译码电路简单, ,且不会出现竞争冒险且不会出现竞争冒险