时序逻辑电路新(ppt)课件.ppt

1、时序逻辑电路新(ppt)优选第五章时序逻辑电路新本章内容本章内容第一节第一节 概述概述第二节第二节 同步同步 时序逻辑电路的分析时序逻辑电路的分析第三节第三节 同步时序逻辑电路的设计同步时序逻辑电路的设计第四节第四节 计数器计数器第五节第五节 常用中规模计数器芯片及应用常用中规模计数器芯片及应用第六节第六节 数码寄存器与移位寄存器数码寄存器与移位寄存器13教学基本要求教学基本要求2、熟练掌握时序逻辑电路的分析方法、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描述方式及其、熟练掌握时序逻辑电路的描述方式及其相互转换。相互转换。3、熟练掌握时序逻辑电路的设计方法、熟练掌握时序逻辑电路的

2、设计方法4、熟练掌握典型时序逻辑电路计数器、寄、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。存器、移位寄存器的逻辑功能及其应用。13第一节第一节 概述概述 按逻辑功能和电路组成，数字电路分为组合按逻辑功能和电路组成，数字电路分为组合逻辑电路和时序逻辑电路。逻辑电路和时序逻辑电路。13一、时序逻辑电路的结构及特点一、时序逻辑电路的结构及特点* *电路由组合电路和存储电路组成。电路由组合电路和存储电路组成。 * *电路存在反馈。电路存在反馈。 结构特征结构特征: : 13输出方程：输出方程：Zf1(X，Qn) 激励方程激励方程: Df2(X，Qn) 状态方程状态方程: Q

3、n+1f3(D，Qn) 表达输出信号与输入信号、状态变量的关系式表达输出信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达存储电路从现态到次态的转换关系式表达存储电路从现态到次态的转换关系式一、时序逻辑电路的结构及特点一、时序逻辑电路的结构及特点信号之间的逻辑关系：信号之间的逻辑关系：其中：其中：Qn是现态，是现态，Qn+1是次态。是次态。13时序电路时序电路同步：同步：存储电路里所有触发器有一个统一的时钟源，存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新它们的状态在同一时刻更新。 异步：异步： 没有统一的

4、时钟脉冲或没有时钟脉冲，电路没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。的状态更新不是同时发生的。 1D Q0 FF0 FF1 Q1 Q1 Q0 & Z CP 1D CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 二、时序逻辑电路的分类二、时序逻辑电路的分类1. 按时钟信号按时钟信号CP作用方式：作用方式：13米里（米里（Mealy）型）型 2.2.按输出函数的依从关系：按输出函数的依从关系：Z = f（Qn，X）二、时序逻辑电路的分类二、时序逻辑电路的分类13莫尔（莫尔（Moore）型）型 Z = f（Qn）2.

5、2.按输出函数的依从关系：按输出函数的依从关系：二、时序逻辑电路的分类二、时序逻辑电路的分类13三、时序逻辑电路的描述方法三、时序逻辑电路的描述方法（一）逻辑方程组（一）逻辑方程组（二）状态转移表（二）状态转移表（State Transition Table）（三）状态转移图（三）状态转移图（State Transition Diagram）（四）时序图（波形图）（四）时序图（波形图）驱动方程驱动方程输出方程输出方程状态方程状态方程13 1D C1 & 1 & D0 Q0 FF0 Q0 & 1 1D C1 D1 Q1 FF1 Q1 Y A CP 输出方程输出方程A)QQ(Y10 A)QQ(D1

6、00 AQD01 激励方程组激励方程组 A)QQ(Qnnn1010 AQQnn011状态状态方程组方程组DQn1（一）逻辑方程组（一）逻辑方程组13状态转换真值表状态转换真值表100010001100000000nQ1nQ011nQ10nQYA010100011100010111011101001110输出方程输出方程A)QQ(Y10 A)QQ(Qnnn1010 AQQnn011 状态状态方程组方程组根据方程组列出根据方程组列出状态转换真值表状态转换真值表（一）逻辑方程组（一）逻辑方程组13（二）（二）将状态转换真值表转换为状态表将状态转换真值表转换为状态表0 1 / 00 0/ 11 11

7、1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1状态表状态表nnQQ01YQQnn/1011A=1A=0状态转换真值表状态转换真值表010100011100010111011101001110100010001100000000nQ1nQ011nQ10nQYA13状态表状态表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0（三）（三）根据状态表画出状态图根据状态表画出状态图 10 11 00 01 0/0 1/0 0/1

8、 10 11 00 01 1/0 0/11/00/11/0Q1Q0A/Y13 CP A Q0 Q1 Y （四）（四） 时序图时序图 时序逻辑电路的四种描述方式是可以相互转换的时序逻辑电路的四种描述方式是可以相互转换的状态表状态表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0根据状态表画出波形图根据状态表画出波形图13时序逻辑电路分析的任务：时序逻辑电路分析的任务： 分析时序逻辑电路在输入信号的作用下，其状态分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规

9、律，进而确定电路的逻辑功能。和输出信号变化的规律，进而确定电路的逻辑功能。 时序电路的逻辑功能是由其状态和输出信号的时序电路的逻辑功能是由其状态和输出信号的变化规律呈现出来的。所以变化规律呈现出来的。所以, ,分析过程主要是列出电分析过程主要是列出电路状态表或画出状态图、工作波形图。路状态表或画出状态图、工作波形图。分析过程的主要表现形式分析过程的主要表现形式:第二节第二节 时序逻辑电路的分析时序逻辑电路的分析13一、时序逻辑电路分析的一般步骤一、时序逻辑电路分析的一般步骤1 1观察电路的结构，确定电路是同步时序逻辑电路还是异步时观察电路的结构，确定电路是同步时序逻辑电路还是异步时序逻辑电路，

10、是米里型电路还是莫尔型电路。序逻辑电路，是米里型电路还是莫尔型电路。2 2写出各触发器的时钟方程。写出各触发器的时钟方程。3 3写出时序逻辑电路的输出方程。写出时序逻辑电路的输出方程。4 4写出各触发器的驱动方程。写出各触发器的驱动方程。5 5将各触发器的驱动方程代入其特性方程，求得各触发器的次将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。态方程，也就是时序逻辑电路的状态方程。6 6根据状态方程得到该时序逻辑电路的状态表。根据状态方程得到该时序逻辑电路的状态表。7 7根据状态表得到该时序逻辑电路的状态图。根据状态表得到该时序逻辑电路的状态图。8 8在

11、给定的输入信号作用下得到该时序逻辑电路的时序图。在给定的输入信号作用下得到该时序逻辑电路的时序图。9 9根据状态图分析该时序逻辑电路的功能。根据状态图分析该时序逻辑电路的功能。 需要说明的是，上述步骤不是必须遵循的固定步骤，实际需要说明的是，上述步骤不是必须遵循的固定步骤，实际应用中可根据具体情况加以取舍，如在分析同步时序逻辑电路应用中可根据具体情况加以取舍，如在分析同步时序逻辑电路时，各触发器的时钟信号的逻辑表达式就可以不写。时，各触发器的时钟信号的逻辑表达式就可以不写。13二、同步时序逻辑电路的分析举例二、同步时序逻辑电路的分析举例 例例5-1 试分析如图所示时序电路的逻辑功能。试分析如图

12、所示时序电路的逻辑功能。 电路是由两个电路是由两个JK 触发器组成的米里型同步时序触发器组成的米里型同步时序电路，该电路有一个输入信号电路，该电路有一个输入信号X和一个输出信号和一个输出信号Z。 解：解：(1)(1)了解电路组成。了解电路组成。（一）米里型同步时序逻辑电路的分析（一）米里型同步时序逻辑电路的分析13nnQQXZ01)( nQXJ10 10 KnQXJ01 11 K nnnnnQQXQKQJQ01000010)( nnnnnQQX(QKQJQ10111111) （2）根据电路列出三个方程组根据电路列出三个方程组激励方程组激励方程组: 输出方程输出方程: 将激励方程组代入将激励方程

13、组代入T触发器的特性方程得状态方程组触发器的特性方程得状态方程组例例5-1 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。13（3 3）根据状态方程组和输出方程列出状态表）根据状态方程组和输出方程列出状态表（4）画出状态图）画出状态图例例5-1 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。nnQQXZ01)( nnnnnQQXQKQJQ01000010)( nnnnnQQX(QKQJQ10111111) 13（5） 画出时序图画出时序图X=0X=1（6） 根据状态图分析电路的逻辑功能。根据状态图分析电路的逻辑功能。 可控的可控的3进制计数进制计数器

14、。当器。当X=0时，作加计时，作加计数，数，Z为进位信号；当为进位信号；当X=1时，作减计数，时，作减计数，Z为借位信号。为借位信号。13例例5-2 分析图所示时序逻辑电路的功能。分析图所示时序逻辑电路的功能。 电路是由一个电路是由一个JK 触发器和门电路组成的米里触发器和门电路组成的米里型同步时序电路型同步时序电路 ，电路有两个输入信号，电路有两个输入信号X1、X2，一个输出信号一个输出信号Z。解：解：(1)(1)了解电路组成。了解电路组成。13例例5-2 分析图所示时序逻辑电路的功能。分析图所示时序逻辑电路的功能。nnnnnnnnQXXQXXQXXQXXQXXQXXQXXQXXZ 2121

15、21212121212121XXJ 21XXK （2）根据电路列出三个方程组根据电路列出三个方程组激励方程组激励方程组: 输出方程输出方程: 将激励方程组代入将激励方程组代入T触发器的特性方程状态方程组触发器的特性方程状态方程组nnnnnQXXQXXQKQJQ)(2121113nnnnnQ)XX(QXXQKQJQ 21211（3 3）根据状态方程组和输出方程列出状态表）根据状态方程组和输出方程列出状态表nnnnnnnnQXXQXXQXXQXXQXXQXXQXXQXXZ 212121212121212113（4）画出状态图）画出状态图（5） 画出时序图画出时序图13 本电路为一个串行加法运算电路

16、，本电路为一个串行加法运算电路，X1是是串行输入被加数的值，每个值维持一个时钟串行输入被加数的值，每个值维持一个时钟周期的长，周期的长，X2是串行输入加数的值，每个值是串行输入加数的值，每个值维持一个时钟周期的长，维持一个时钟周期的长，Z是串行输出的和，是串行输出的和，相加产生的进位保存在触发器中。相加产生的进位保存在触发器中。（6） 根据状态图分析电路的逻辑功能。根据状态图分析电路的逻辑功能。13（二）莫尔型同步时序逻辑电路的分析（二）莫尔型同步时序逻辑电路的分析 nnnnQDQDQQD1021122nnnnnnnQQQQQQQ1102111212例例5-3 分析图所示时序逻辑电路的功能。分

17、析图所示时序逻辑电路的功能。13电路的功能为脉冲分配器或节拍脉冲产生器电路的功能为脉冲分配器或节拍脉冲产生器有效循有效循环状态环状态无效循环状态无效循环状态具有自启动功能具有自启动功能13三、异步时序逻辑电路的分析举例三、异步时序逻辑电路的分析举例nnnnQQQQZ0101 nQD00 nQD11 nnQDQ0010 （CP ）1111nnQDQ （Q0 ）4进制减法计数器，进制减法计数器，Z是借位信号。是借位信号。CP1=Q0CP0=CP例例5-413第三节第三节 同步时序逻辑电路的设计同步时序逻辑电路的设计 时序电路的设计又称时序电路的综合，是时序电路时序电路的设计又称时序电路的综合，是时

18、序电路分析的逆过程分析的逆过程, ,其任务是根据实际逻辑问题的要求，选择其任务是根据实际逻辑问题的要求，选择适当的逻辑器件，设计出符合要求的最简的时序电路。适当的逻辑器件，设计出符合要求的最简的时序电路。 当选用小规模集成电路做设计时，电路最简的标准当选用小规模集成电路做设计时，电路最简的标准是所用的触发器和门电路的数目最少，而且触发器和门是所用的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。电路的输入端数目也最少。 当选用中、大规模集成电路做设计时，电路最简的当选用中、大规模集成电路做设计时，电路最简的标准是所用的集成电路个数最少，种类最少，而且相互标准是所用的集成电路个数

19、最少，种类最少，而且相互间的连线最少。间的连线最少。14一、同步时序逻辑电路的设计的一般步骤一、同步时序逻辑电路的设计的一般步骤（1）逻辑抽象，建立原始状态图和原始状态表逻辑抽象，建立原始状态图和原始状态表（2）状态化简）状态化简-求出最简状态图求出最简状态图 ；合并等价状态，消去多余状态的过程称为状态化简合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。个次态去的两个状态称为等价状态。明确电路的输入条件和相应的输出要求，分别确定输明确电路的输入条件和相应的输出要求，分

20、别确定输入变量和输出变量的数目和符号。（同步时序电路入变量和输出变量的数目和符号。（同步时序电路CP不计不计为输入变量）为输入变量）找出所有可能的状态和状态转换之间的关系，建立原始找出所有可能的状态和状态转换之间的关系，建立原始状态图。状态图。根据原始状态图建立原始状态表。根据原始状态图建立原始状态表。14一、同步时序逻辑电路的设计的一般步骤一、同步时序逻辑电路的设计的一般步骤（3）状态分配（状态编码）；）状态分配（状态编码）；（4）选择触发器的类型）选择触发器的类型D触发器或触发器或JK触发器；触发器；（6）画出逻辑图并检查自启动能力。）画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的

21、过程。（编码方案）给每个状态赋以二进制代码的过程。（编码方案） 首先，确定状态编码的位数，状态数取决于触发器的状首先，确定状态编码的位数，状态数取决于触发器的状态组合，态组合，（5）求出电路的激励方程和输出方程）求出电路的激励方程和输出方程 ；（M：状态数；：状态数；n：触发器的个数即：触发器的个数即 状态编码的位数）状态编码的位数）有有2n-1M2n 其次，对每个状态确定编码。选取编码方案的原则应有利其次，对每个状态确定编码。选取编码方案的原则应有利于所选触发器的驱动方程及电路输出方程的简化和电路的稳于所选触发器的驱动方程及电路输出方程的简化和电路的稳定定14例例5-7 判断图示的状态图中的

22、状态是否有等价状判断图示的状态图中的状态是否有等价状态，若有，合并等价状态后得到简化的状态图。态，若有，合并等价状态后得到简化的状态图。14二、同步时序逻辑电路设计举例二、同步时序逻辑电路设计举例(重点重点)例例5-8 设计一个同步设计一个同步5进制加法计数器，当计满进制加法计数器，当计满后产生进位输出后产生进位输出Y=1，其它情况下，其它情况下Y=0。CPY 同步同步5进制进制 加加 法法 计计 数数 器器解解: : 1、根据给定的逻辑功能建立原始状态图和原始状态表根据给定的逻辑功能建立原始状态图和原始状态表 由于由于CP不作为不作为外界输入信号，所以外界输入信号，所以此电路没有输入信号。此

23、电路没有输入信号。14（1）原始状态图）原始状态图（2）原始状态表）原始状态表 根据题意电路有根据题意电路有5个个状态，所以至少需要状态，所以至少需要3个个触发器。触发器。142 2、选择触发器的类型、选择触发器的类型采用采用对对 CP 下降沿敏感的下降沿敏感的JK 触发器。触发器。状态转换真值表及激励信号状态转换真值表及激励信号1414100111YQ01QQ0nn1n20010000nQJ01 nQK01 nnQQJ102 12 KnQJ20 10 KnQY2 3 3、求激励方程和输出方程、求激励方程和输出方程驱动方程驱动方程输出方程输出方程14nQJ01 nQK01 nnQQJ102 1

24、2 KnQJ20 10 K4. 4. 根据激励方程和输出方程画出逻辑图根据激励方程和输出方程画出逻辑图, ,并检查自启并检查自启动能力动能力电路可以自启动电路可以自启动14例例5-11 (重点掌握重点掌握) 设计一个设计一个101脉冲序列检测电路，脉冲序列检测电路，X为输入，为输入，Z为输出，当检测到为输出，当检测到X连续输入连续输入101时时Z=1，否则，否则Z=0。X输入的输入的101序列序列中最后一个中最后一个1不可以当作下一个序列的第不可以当作下一个序列的第一个一个1，如，如X=01010110100，则，则Z=00010000100。14（1）逻辑抽象，建立原始状态图）逻辑抽象，建立

25、原始状态图解：解：设计一个米里型、前面的设计一个米里型、前面的1不作为后面不作为后面101序列的开始（不可重叠）的序列检测器序列的开始（不可重叠）的序列检测器根据题意设定电路状态：根据题意设定电路状态：S0 ：表示初始状态或没收到：表示初始状态或没收到1时的状态；时的状态； S1 ：收到一个：收到一个1后的状态；后的状态；S2 ：连续收到：连续收到10后的状态。后的状态。建立原始状态图和原始状态表建立原始状态图和原始状态表14（3）状态分配）状态分配 三个状态，至少需要三个状态，至少需要2个触发器，两个触发个触发器，两个触发器有四种组合：器有四种组合：00、01、10、11，设，设S0=00，

26、S1=01，S2=10，得到编码后的状态图和状态表：，得到编码后的状态图和状态表：14（4）选定触发器类型，求出电路的驱动方程和）选定触发器类型，求出电路的驱动方程和输出方程输出方程驱动信号驱动信号nXQZ2nQXD21nQXD1214（5）根据驱动方程和输出方程，画出逻辑电路图）根据驱动方程和输出方程，画出逻辑电路图（6）画出完整的状态图，检查电路的自启动。）画出完整的状态图，检查电路的自启动。14（7）101检测器的输出波形检测器的输出波形14例例5-12(不要求掌握不要求掌握) 用用JK触发器设计一个自动售票机的触发器设计一个自动售票机的时序逻辑电路。每次只允许投入一枚伍时序逻辑电路。每

27、次只允许投入一枚伍角硬币或一枚一元硬币，累计投币一元角硬币或一枚一元硬币，累计投币一元时售票一张。若投币伍角后再投币一时售票一张。若投币伍角后再投币一元，则售票的同时找币伍角。元，则售票的同时找币伍角。14该时序逻辑电路有一个输入信号该时序逻辑电路有一个输入信号X，两个输出信，两个输出信号号Y 和和Z，分别表示是否找钱、是否售票，框图，分别表示是否找钱、是否售票，框图如下；如下；规定规定X为为0表示投入一枚五角硬币，表示投入一枚五角硬币，X为为1表示投表示投入一枚一元硬币。入一枚一元硬币。Y为为0表示不找钱，表示不找钱，Y为为1表示表示找币伍角。找币伍角。Z为为0表示不售票，表示不售票，Z为为

28、1表示售票一表示售票一张。张。 （1）约定）约定解：解：14（2）根据题意，画出原始状态图）根据题意，画出原始状态图设设S0表示没有任何交易的等待状态，表示没有任何交易的等待状态， S1表示累计五角状态，表示累计五角状态， S2表示累计一元状态，表示累计一元状态， S3表示累计一元五角状态表示累计一元五角状态原始状态图原始状态图14（3）状态化简）状态化简原始状态表原始状态表 从原始状态表可观察出从原始状态表可观察出S0 、S1 、 S2 是等价状态，合并为一个是等价状态，合并为一个状态，并用状态，并用S0表示。简化后的状表示。简化后的状态表下表所示。态表下表所示。 S0表示没有任何交易的等待

29、状态，表示没有任何交易的等待状态， S1表示累计投币五角的表示累计投币五角的状态，我们可以这样想，因为是采用米里状态，我们可以这样想，因为是采用米里 (Mealy) 型电路来设型电路来设计此电路的，在状态下，再投币一元，售票后电路应回到没有计此电路的，在状态下，再投币一元，售票后电路应回到没有任何交易的等待状态。没有必要设立累计投币一元的状态，因任何交易的等待状态。没有必要设立累计投币一元的状态，因为售票工作已经完成。为售票工作已经完成。 在在S0状态下，投币一元，售票即可进行，售票后电路应回状态下，投币一元，售票即可进行，售票后电路应回到没有任何交易的等待状态。到没有任何交易的等待状态。14

30、（4）状态编码）状态编码 电路有两个状态，用一个电路有两个状态，用一个JK触发器即可，得触发器即可，得到编码后的状态图和状态表：到编码后的状态图和状态表：另一种形式另一种形式14nQXJnQK nQXYnQXZ（5）选定触发器类型，得到驱动信号和输出信号表）选定触发器类型，得到驱动信号和输出信号表（6）得到驱动方程和输出方程）得到驱动方程和输出方程（7）根据驱动方程和输出方程，画出逻辑电路图）根据驱动方程和输出方程，画出逻辑电路图14第四节第四节 计数器计数器 计数器的种类很多，从不同角度，有不计数器的种类很多，从不同角度，有不同的分类方法：同的分类方法：l按计数容量可分为：二进制计数器和非二

31、进按计数容量可分为：二进制计数器和非二进制计数器。制计数器。l按数字的增减趋势可分为：加法计数器、减按数字的增减趋势可分为：加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。l按计数器中各个触发器的时钟信号是否是同按计数器中各个触发器的时钟信号是否是同一个可分为：同步计数器和异步计数器。一个可分为：同步计数器和异步计数器。15一、二进制计数一、二进制计数（一）二进制异步计数器（一）二进制异步计数器1二进制异步加法计数器二进制异步加法计数器16进制计数器进制计数器151 1二进制异步加法计数器二进制异步加法计数器 异步二进制计数器结构简单，改变级联触发器的个数就可以异步二进制计数器结构简

32、单，改变级联触发器的个数就可以改变计数器的位数。改变计数器的位数。n个触发器可以构成个触发器可以构成n位二进制计数器、模位二进制计数器、模2n计数器或计数器或2n分频器。分频器。152 2二进制异步减法计数器二进制异步减法计数器2310QQQ Q000011111110110111001011100110101000011101100101010000110010000115 用用JK触发器和触发器和D触发器可以很方便的组成触发器可以很方便的组成二进制异步计数器。二进制异步计数器。方法为：方法为： 先将触发器接成先将触发器接成T触发器，然后根据加、减触发器，然后根据加、减计数方式及触发器为上升

33、沿还是下降沿触发来决计数方式及触发器为上升沿还是下降沿触发来决定各触发器之间的连接方式。定各触发器之间的连接方式。 对于加计数器，上升沿触发，则应将低位触对于加计数器，上升沿触发，则应将低位触发器的发器的Q端与相邻高位触发器的端与相邻高位触发器的CP相连；下降相连；下降沿触发，将低位触发器的沿触发，将低位触发器的Q端与相邻高位触发器端与相邻高位触发器的的CP相连。相连。 对于减计数器，连接方式与加计数器相反。对于减计数器，连接方式与加计数器相反。15下降沿下降沿 减法器减法器 15231 0QQQ Q00001111111011011100101110011010100001110110010

34、1010000110010000115（二）二进制同步计数器（二）二进制同步计数器1 1二进制同步加法计数器二进制同步加法计数器四位二进制同步加法计数器四位二进制同步加法计数器15152 2二进制同步减法计数器二进制同步减法计数器四位二进制同步减法计数器四位二进制同步减法计数器15CPQ0Q1Q2Q3153 3二进制同步可逆计数器二进制同步可逆计数器四位二进制可逆计数器四位二进制可逆计数器15231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001四位二进制减法计数器四位二进制减法计数器四位二进制加法计

35、数器四位二进制加法计数器15二、非二进制计数器二、非二进制计数器（一）（一）8421BCD码同步十进制加法计数器码同步十进制加法计数器1500110001QQQ00100100000001011001100012Q0111011003101110101100110111111110有效循环15（二）（二）8421BCD码异步十进制加法计数器码异步十进制加法计数器1515 集成计数器种类很多：集成计数器种类很多：按计数脉冲作用方式分：按计数脉冲作用方式分： 同步计数器同步计数器 异步计数器异步计数器 按进制的不同分为：十进制计数器按进制的不同分为：十进制计数器 十六进制（四位二进制）计数器十六进

36、制（四位二进制）计数器 按计数方式不同可分：不可逆计数器按计数方式不同可分：不可逆计数器 可逆计数器可逆计数器第五节第五节 常用中规模计数器芯片及应用常用中规模计数器芯片及应用 按预置数和清零方式可分：同步置数按预置数和清零方式可分：同步置数 异步置数异步置数 同步清零同步清零 异步清零异步清零16 （一）（一）4位二进制同步加法计数器芯片位二进制同步加法计数器芯片74X161引脚分布引脚分布逻辑符号逻辑符号带引脚名的逻辑符号带引脚名的逻辑符号一、常用中规模计数器芯片一、常用中规模计数器芯片16内部逻辑电路图内部逻辑电路图简化符号简化符号异步清零异步清零1674X161的功能表的功能表异步清零

37、，同步置数异步清零，同步置数16时序图时序图16状态图状态图16（二）（二）4位二进制同步加法计数器芯片位二进制同步加法计数器芯片 74X163引脚分布引脚分布逻辑符号逻辑符号带引脚名的逻辑符号带引脚名的逻辑符号简化符号简化符号同步清零同步清零16状态图状态图16（三）（三）4位二进制同步可逆计数器芯片位二进制同步可逆计数器芯片74 X 191引脚分布引脚分布逻辑符号逻辑符号16带引脚名的逻辑符号带引脚名的逻辑符号简化符号简化符号1674X191的功能表的功能表没有清零，异步置数没有清零，异步置数162310QQQ Q00001111111011011100101110011010100001

38、11011001010100001100100001减法计数器减法计数器加法计数器加法计数器1616（四）（四）4位二进制同步可逆计数器芯片位二进制同步可逆计数器芯片74X1931674X193的功能表的功能表异步清零，异步置数异步清零，异步置数16162310QQQ Q0000111111101101110010111001101010000111011001010100001100100001减法计数器减法计数器加法计数器加法计数器16（五）（五）8421BCD8421BCD码同步加法计数器码同步加法计数器74X16074X160芯片芯片1674X16074X160的功能表的功能表2310

39、QQQ Q0000100001000011000100101001010101100111状态图状态图16（六）二（六）二-五五-十进制异步加法计数器十进制异步加法计数器74X2901674X29074X290内部逻辑电路图内部逻辑电路图74X29074X290的功能表的功能表二进制状态图二进制状态图五进制状态图五进制状态图1684218421码十进制逻辑电路图码十进制逻辑电路图231 0QQQ Q0000100001000011000100101001010101100111十进制状态图十进制状态图十进制时序图十进制时序图165421码十进制逻辑电路图码十进制逻辑电路图16几种集成计数器的比

40、较几种集成计数器的比较16二、集成计数器的应用二、集成计数器的应用* *（一）计数器容量扩展（一）计数器容量扩展* *（二）组成任意进制计数器（二）组成任意进制计数器 （三）组成分频器（三）组成分频器 （四）组成序列信号发生器（四）组成序列信号发生器 （五）组成顺序脉冲发生器（五）组成顺序脉冲发生器 16（一）计数器容量扩展（一）计数器容量扩展 将多个计数器进行级联，就可以扩大计数将多个计数器进行级联，就可以扩大计数范围。如：范围。如：m个模个模N计数器计数器级联，可以实现级联，可以实现Nm的的计数器。计数器。 计数器级联的方式有两种：计数器级联的方式有两种： 1 1、级间串联进位方式、级间串

41、联进位方式异步级联方式异步级联方式 2 2、级间并联进位方式、级间并联进位方式同步级联方式同步级联方式16（一）计数器容量扩展（一）计数器容量扩展1.1.同步级联同步级联方式方式两片两片74X161同步级联组成同步级联组成8位二进制加法计数器的逻辑电路图位二进制加法计数器的逻辑电路图16162.2.异步级联方式异步级联方式（1）两片）两片74X161异步级异步级联构成联构成256进制计数器进制计数器16时序图时序图16（2）两片）两片74X193异步级联构成异步级联构成256进制计数器进制计数器16时序图时序图16（3）两片）两片74X290异步级联构成异步级联构成100进制计数器进制计数器1

42、6时序图时序图16（二）组成任意进制计数器（二）组成任意进制计数器 实际应用中，可以用现有的二进制或十进制计数器，实际应用中，可以用现有的二进制或十进制计数器，利用其清零端或预置数端，外加适当的门电路连接而成。利用其清零端或预置数端，外加适当的门电路连接而成。 方法有两种：方法有两种： 1、反馈清零法、反馈清零法 2、反馈置数法、反馈置数法 用模用模N的计数器构成任意模值的的计数器构成任意模值的M计数器，若计数器，若MN，需要多片，需要多片N进制计数进制计数器级联，同步级联或异步级联，然后再用反馈清零或反馈器级联，同步级联或异步级联，然后再用反馈清零或反馈置数法构成置数法构成M进制计数器。进制

43、计数器。171.1.反馈清零法反馈清零法- -适用于有清零输入端的集适用于有清零输入端的集成计数器成计数器（1）同步反馈清零法）同步反馈清零法例例5-13 用集成计数器用集成计数器74X163和必要的门电和必要的门电路组成路组成6进制计数器，要求使用反馈清零法。进制计数器，要求使用反馈清零法。17nnnnQQQQCR202017时序图时序图17（2 2）异步反馈清零法）异步反馈清零法例例5-14 用集成计数器用集成计数器74X161和必要的门电路和必要的门电路构成构成6进制计数器，要求使用反馈清零法。进制计数器，要求使用反馈清零法。1.1.反馈清零法反馈清零法17nnnnQQQQCR21211

44、7时序图时序图完整状态转换图完整状态转换图172.反馈置数法反馈置数法适用于有预置功能的集成适用于有预置功能的集成计数器计数器（1）同步反馈置数法）同步反馈置数法例例5-15 用集成计数器用集成计数器74X160和必要的门电路组和必要的门电路组成成7进制计数器，要求该电路的有效状态是进制计数器，要求该电路的有效状态是Q3Q2Q1Q 0按按“加加1”的顺序从的顺序从0011 到到1001循环变循环变化。化。3Q0101000110111Q0100Q1Q100021001011017nnnnQQQQLD303017时序图时序图完整状态转换图完整状态转换图用用RCO端来实现端来实现17（2）异步反馈

45、置数法）异步反馈置数法例例5-16 用集成计数器用集成计数器74X193和必要的门电路和必要的门电路组成组成10进制计数器，要求用反馈置数法实现。进制计数器，要求用反馈置数法实现。17逻辑电路图逻辑电路图完整的状态图完整的状态图17例例5-17 用用74X160组成组成48进制计数器。进制计数器。17整体反馈清零法整体反馈清零法 将高位片的将高位片的Q2和低位片的和低位片的Q3通过与非门接至两芯通过与非门接至两芯片的清零端片的清零端17大模分解法：大模分解法： 将将M分解为多个因数相乘（每个因数分解为多个因数相乘（每个因数小于单片计数器的最大值），可先用小于单片计数器的最大值），可先用n片片计

46、数器分别组成模值为计数器分别组成模值为M1、M2、Mn的计数器，然后再级联成的计数器，然后再级联成M=M1M2. Mn的计数器。的计数器。例例5-18 用用74X161加必要的门电路实现一个加必要的门电路实现一个6进进制计数器的各种方法。制计数器的各种方法。17方法一：用异步反馈清零方法实现，见例方法一：用异步反馈清零方法实现，见例5-14。方法二：用同步反馈置数（置方法二：用同步反馈置数（置0000）方法实现。）方法实现。状态图如图所示。状态图如图所示。17方法三：用同步反馈置数（置方法三：用同步反馈置数（置0001）方法实现。）方法实现。17方法四：用同步反馈置数（置方法四：用同步反馈置数

47、（置0010）方法实现。）方法实现。17方法十二：用同步反馈置数（置方法十二：用同步反馈置数（置1010）方法实）方法实现，使用现，使用Q信号。信号。17方法十三：用同步反馈置数（置方法十三：用同步反馈置数（置1010）方法实）方法实现，使用现，使用RCO信号。信号。17方法十八：用同步反馈置数（置方法十八：用同步反馈置数（置1111）方法实现。）方法实现。17第六节第六节 数码寄存器与移位寄存器数码寄存器与移位寄存器 寄存器是计算机的主要部件之一，用来暂时寄存器是计算机的主要部件之一，用来暂时存放数据或指令。存放数据或指令。 寄存器是由触发器组合而成的。寄存器是由触发器组合而成的。 寄存器按

48、功能划分为基本寄存器和移位寄存寄存器按功能划分为基本寄存器和移位寄存器。基本寄存器只能并行送入、并行输出数据；器。基本寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可移位寄存器分为左移、右移和双向移位，数据可以并入并出、并入串出、串入串出和串入并出等。以并入并出、并入串出、串入串出和串入并出等。 寄存器应用广泛，特别是移位寄存器，不仅寄存器应用广泛，特别是移位寄存器，不仅可以将串行数码转换为并行数码，或将并行数码可以将串行数码转换为并行数码，或将并行数码转换为串行数码，还可以构成移位寄存器型计数转换为串行数码，还可以构成移位寄存器型计数器和顺序脉冲发生器等电路。器和

49、顺序脉冲发生器等电路。17一、数码寄存器一、数码寄存器（一）单拍工作方式数码寄存器（一）单拍工作方式数码寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件，存储二进制数码的时序电路组件，具有接收和寄存二进制数码的逻辑功能。具有接收和寄存二进制数码的逻辑功能。012310111213DDDDQQQQnnnn17（二）双拍工作方式数码寄存器（二）双拍工作方式数码寄存器00000123nnnnQQQQ1 1、异步清零、异步清零2 2、送数、送数一、数码寄存器一、数码寄存器012310111213DDDDQQQQnnnn3 3、CR=1、CP上升上升沿以外的时间，寄存器保持。沿以外的时间，寄存器保

50、持。17（三）四位集成寄存器（三）四位集成寄存器74Xl75一、数码寄存器一、数码寄存器74X175的功能表的功能表17二、移位寄存器二、移位寄存器 所谓所谓 “移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位脉冲（在每个移位脉冲（CP）的作用下，向左或向右移）的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、动一位。根据移位方向，常把它分成左移寄存器、右移寄存器右移寄存器 和和 双向移位寄存器三种：双向移位寄存器三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)17 根据移位根据移位数据的输入数据的输入输