译码器-(数字电子技术)课件.ppt

1、主要要求：主要要求： 理解译码的概念。理解译码的概念。 掌握二进制译码器掌握二进制译码器 CT74LS138 的的逻辑功能和逻辑功能和使用方法。使用方法。 6.4译码器译码器 理解其他常用译码器的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握掌握用二进制译码器实现组合逻辑电路用二进制译码器实现组合逻辑电路的方法。的方法。 一、译码的概念与类型一、译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。 将表示特定意义信息的将表示特定意义信息的二进制代码翻译出来。二进制代码翻译出来。 实现译码功能的电路实现译码功能的电路 译码器译码器 二进制译码器二进制译码器 二二 - -

2、十进制译码器十进制译码器 数码显示译码器数码显示译码器 译码器译码器( (即即 Decoder) ) 二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 二、二进制译码器二、二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。 n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出011111101101110110111000Y3Y2Y

3、1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效2-4 线译码器电路与工作原理演示线译码器电路与工作原理演示 ( 一一 ) 3 线线 8 线译码器线译码器 CT74LS138 简介简介 CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图逻辑功能示意图 ( (一一) ) 3 线线 8 线线译码器译码器 CT74LS138 简介简介 3 位位二二进制码进制码输入端输入端8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端 STA 高电平有效，高电平有效， STB、STC 低低电平有效，

4、即当电平有效，即当 STA = 1， STB = STC = 0 时时译码译码，否则禁止译码。，否则禁止译码。实实物物图图片片 01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输出输入输入CT74LS138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定

5、。的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量二进制译码器能译出输入变量的全部取值组合，故又称变量译码的全部取值组合，故又称变量译码器，也称全译码器。器，也称全译码器。其输出端能提其输出端能提供输入变量的全部最小项。供输入变量

6、的全部最小项。 ( 二二 ) 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数 ( (二二) ) 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数由于由于二进制译码器的输出端能提供输入变量的全二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项部最小项，而任何组合逻辑函数都可以变换为最小项之和之和的标准式，因此的标准式，因此用二进制译码器和门电路可实现用二进制译码器和门电路可实现任何组合逻辑函数。任何组合逻辑函数。当译码器输出当译码器输出低电平有效时，多低电平有效时，多选用与非门；选用与非门；译码器输出译码器输出高电平有效时，多选用或门。

7、高电平有效时，多选用或门。由于有由于有 A、B、C 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 解：解： ( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数CCABCBAY 选用选用 3 线线 - - 8 线线译码器译码器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 将函数式变换为标准与将函数式变换为标准与 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根据译码器的输出有效电平确定需用

8、的门电路根据译码器的输出有效电平确定需用的门电路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )画连线图画连线图Y&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将因此，将 Y 函数式变换为函数式变换为76531mmmmmY 7653YYYYY 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 Y1、Y3、Y5、Y6 和和 Y7 。 例例 试用译码器实现全加器。试用译码器实现全加器。解：解： ( (1) )分析设计要求，列出真值表分析设计要求，列出真值表设被加数为设被加数为 Ai ，加数为，

9、加数为 Bi ，低位进位数为，低位进位数为 Ci- -1 。输出本位和为输出本位和为 Si ，向高位的进位数为，向高位的进位数为 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi输输 出出输输 入入7421mmmmSi 7653mmmmCi ( (3) )选择译码器选择译码器选用选用 3 线线 8 线线译码器译码器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。( (2) )根据真值表写函数式根据真值表写函数式Y1Y0Y3Y4Y2Y5Y6Y7

10、1STASTBSTCAiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路( (5) )画连线图画连线图Ci&Si&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将函数式变换为因此，将函数式变换为74217421YYYYmmmmSi 76537653YYYYmmmmCi CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCS

11、TBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三三 ) 译码器的扩展译码器的扩展 A3A2A1A0低低位位片片高高位位片片 ( (三三) )译码器的扩展译码器的扩展 例如例如 两片两片 CT74LS138 组成的组成的 4 线线 16 线线译码器。译码器。16 个译码个译码输出端输出端 4 位二进制码输入端位二进制码输入端低低 3 位码从各译码位码从各译码器的码输入端输入。器的码输入端输入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码高位码 A3 与高位片与高位片 STA 端和低位片端和低位片 STB 端端相连，因此相

12、连，因此 ，A3 = 0 时时低位片工作，低位片工作，A3 = 1 时时高位片工作。高位片工作。 STA不用，应不用，应接有效电平接有效电平 1 。作作 4 线线 16 线译码线译码器使能端，低电平有效。器使能端，低电平有效。CT74LS138 组成的组成的 4 线线 16 线线译码器工作原理译码器工作原理 E = 1 时，两个译码器时，两个译码器都不工作，输出都不工作，输出 Y0 Y15 都都为高电平为高电平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y

13、6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 时，高位片不工时，高位片不工作，低位片工作，译出与作，低位片工作，译出与输入输入 0000 0111 分别对应分别对应的的 8 个输出信号个输出信号 Y0 Y7 。( (2) )A3 = 1 时，低位片不工时，低位片不工作，高位片工作，译出与作，高位片工作，译出与输入输入 1000 1111分别对应分别对应的的 8 个输出信号个输出信号 Y8 Y15。 E =

14、0 时，允许译码。时，允许译码。主要要求：主要要求：理解数据选择器和数据分配器的作用。理解数据选择器和数据分配器的作用。理解常用理解常用数据选择器的逻辑功能及其使用数据选择器的逻辑功能及其使用。掌握用掌握用数据选择器实现组合逻辑电路数据选择器实现组合逻辑电路的方法。的方法。6.5数据选择器和数据分配器数据选择器和数据分配器 D0YD1D2D34 选选 1 数据选择器工作示意图数据选择器工作示意图A1A0一、数据选择器和数据分配器的作用一、数据选择器和数据分配器的作用 数据选择器数据选择器: : 根据地址码的要求，从多路输入信号中根据地址码的要求，从多路输入信号中 选择其中一路输出的电路选择其中

15、一路输出的电路. .又称多路选择器又称多路选择器( (Multiplexer，简称，简称MUX) )或多路开关。或多路开关。多路输入多路输入一路输出一路输出地址码输入地址码输入10Y=D1D1常用常用 2 选选 1、4 选选 1、8 选选 1和和 16 选选 1 等数据选择器。等数据选择器。 数据选择器的输入信号个数数据选择器的输入信号个数 N 与地址与地址码个数码个数 n 的关系为的关系为 N = 2n数据分配器数据分配器: : 根据地址码的要求，将一路数据根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。分配到指定输出通道上去的电路。Demultiplexer，简称简称DMUXY

16、0DY1Y2Y34 路数据分配器工作示意图路数据分配器工作示意图A1A0一路输入一路输入多路输出多路输出地址码输入地址码输入10Y1 = DD二、数据选择器的逻辑功能及其使用二、数据选择器的逻辑功能及其使用 1. 8 选选 1 数据选择器数据选择器 CT74LS151 CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的逻辑功能示意图的逻辑功能示意图 8 路数据输入端路数据输入端地址信号地址信号输入端输入端互补输出端互补输出端使能端，低使能端，低电平有效电平有效4 选选 1 数据选择器电路与工作原理动画演示数据选择器电路与工作原理动画演示实实物物图图片

17、片CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图逻辑功能示意图 ST = 1 时禁止时禁止数据选择器工作数据选择器工作ST = 0 时，时，数据选择器数据选择器工作。工作。选择哪一路信号输出选择哪一路信号输出由地址码决定。由地址码决定。8 选选 1 数据选择器数据选择器CT74LS151 真值表真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入因为若因为若A2A1A0=000，则，则因为若因为若A2A1A0

18、=010，则，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入CT74LS151 输出函数表达式输出函数表达式1 00 00 00 00 01 00 00 0Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+

19、A2A1A0D6+ A2A1A0D7 = m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D72. 双双 4 选选 1 数据选择器数据选择器 CC14539 CC14539 1STA1A01D01D31D21D11ST1Y2Y双双4选选1数据选择器数据选择器CC14539逻辑功能示意图逻辑功能示意图 2D02D32D22D12ST2ST两个数据选择器两个数据选择器的公共地址输入端。的公共地址输入端。数据选择器数据选择器 1 的输出的输出数据选择器数据选择器 1 的数的数据输入、使能输入。据输入、使能输入。数据选择器数据选择器 2 的数的数据输入、使能输入。据

20、输入、使能输入。数据选择器数据选择器 2 的输出的输出内含两个相同的内含两个相同的 4 选选 1 数据选择器。数据选择器。111100011011010000101110000100110000 0000011Y1D01D11D21D3A0A11ST输出输出输入输入 CC14539 数据选择器数据选择器 1 真值表真值表1D01D11D21D31ST使能端低电平有效使能端低电平有效111100011011010000101110000100110000 00001D01D11D21D301数据选择器数据选择器 2 的逻辑功能同理。的逻辑功能同理。1ST = 1 时，禁止时，禁止数据数据选择器工

21、作，输出选择器工作，输出 1Y = 0。1ST = 0 时时，数据选择，数据选择器工作。器工作。输出哪一路数据输出哪一路数据由地址码由地址码 A1 A0 决定决定。 CC14539 数据选择器数据选择器输出函数式输出函数式1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3 = m0 1D0 + m1 1D1 + m2 1D2 + m3 1D32Y = A1 A0 2D0 + A1 A0 2D1+ A1 A0 2D2+ A1 A0 2D3 = m0 2D0 + m1 2D1 + m2 2D2 + m3 2D3三、用数据选择器实现组合逻辑函数三、用

22、数据选择器实现组合逻辑函数 由于数据选择器在输入数据全部为由于数据选择器在输入数据全部为 1 时，输出为时，输出为地址输入变量全体最小项的和。地址输入变量全体最小项的和。 例如例如 4 选选 1 数据选择器的输出数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当当 D0 = D1 = D2 = D3 = 1 时，时，Y = m0 + m1+ m2 + m3 。 当当 D0 D3 为为 0、1 的不同组合时，的不同组合时，Y 可输出不同的可输出不同的 最小项表达式。最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，而任何一个逻辑函数都可表示成最小项表达式，当

23、逻辑函数的变量个数和数据选择器的地址当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接输入变量个数相同时，可直接将逻辑函数输入变将逻辑函数输入变量有序地接数据选择器的地址输入端量有序地接数据选择器的地址输入端。因此因此用数据选择器可实现任何组合逻辑函数用数据选择器可实现任何组合逻辑函数。 CT74LS151 有有 A2、A1 、A0 三个地址输入端，三个地址输入端，正好用以输入三变量正好用以输入三变量 A、B、C 。 例例 试用数据选择器实现函数试用数据选择器实现函数 Y = AB + AC + BC 。该题可用代数法或卡诺图法求解。该题可用代数法或卡诺图法求解。Y为三变量函数为

24、三变量函数 ，故选用故选用 8 选选 1 数据选择器，现数据选择器，现选用选用 CT74LS151。代代 数数 法法 求求 解解解：解：( (2) )写出逻辑函数的写出逻辑函数的最小项表达式最小项表达式Y = AB + AC + BC = ABC + ABC + ABC + ABC( (3) ) 写出数据选择器的输出表达式写出数据选择器的输出表达式Y= A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + A2A1A0D3 + A2A1A0D4 + A2A1A0D5 + A2A1A0D6 + A2A1A0D7( (4) )比较比较 Y 和和 Y两式中最小项的对应关系两式中最小项的对

25、应关系( (1) )选择数据选择器选择数据选择器令令 A = A2 ，B = A1 ，C = A0则则 Y= ABCD0 + ABCD1 + ABCD2 + ABCD3 + ABCD4 + ABCD5 + ABCD6 + ABCD7ABCABCABCABCABCABCABCABC+ 为使为使 Y = Y，应令，应令D0 = D1 = D2 = D4= 0D3 = D5 = D6 = D7 = 1( (5) )画连线图画连线图CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYYABC1即可得输出函数即可得输出函数D0D2D1D4D7D6D5D31( (1) )选择数据选择器选

26、择数据选择器选用选用 CT74LS151( (2) )画出画出 Y 和数据选择器输出和数据选择器输出 Y 的卡诺图的卡诺图( (3) )比较逻辑函数比较逻辑函数 Y 和和 Y 的卡诺图的卡诺图设设 Y = Y 、A = A2、B = A1、C = A0对比两张卡诺图后得对比两张卡诺图后得D0 = D1 = D2 = D4 = 0D3 = D5 = D6 = D7 = 1( (4) )画连线图画连线图ABC0100 01 11 10 1 1 1 1 0 0 0 0Y的的卡卡诺诺图图A2A1A00100 01 11 10 D6 D7D5 D3 D0 D1 D2 D4 Y 的的 卡卡 诺诺 图图 1 1 1 1 D6 D7D5 D3卡卡 诺诺 图图 法法 求求 解解解：解：与代数法所得图相同与代数法所得图相同超前进位加法器举例：超前进位加法器举例：CT74LS283相加结果读数相加结果读数为为 C3S3S2S1S0 4 位二进制加位二进制加数数 B 输入端输入端 4 位二进制加位二进制加数数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的向高位片的进位输出进位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3CT74LS283逻辑符号逻辑符号